msp430f5419 и msp430f1611, Полудуплекс Опции

[maxim_P]

Добрый день. Стоит задача обмена данными между двумя процессорами msp430f5419 и msp430f1611 через полудплекс. msp430f1611 (далее 1611) посылает команду, а msp430f5419 (далее 5419) должен ответить. 5419 команду принимает корректно, формирует ответ, а вот уже ответа на 1611 нет. Смотрел осциллографом, импульсы ответа очень низкие по амплитуде. Не могу понять что не так.

настройки UART Для 5419:

P3DIR |= BIT4;
P3SEL = BIT4 + BIT5; // разрешаем работу USART0
UCA0CTL1 |= UCSWRST; // **Put state machine in reset**
UCA0CTL1 |= UCSSEL_1; // ACLK
UCA0BR0 = 0x03; // 9600
UCA0BR1 = 0; // 9600
UCA0MCTL = 0x06; // Modulation
UCA0CTL1 &= ~UCSWRST; // **Initialize USCI state machine**
UCA0IE |= UCRXIE; // Enable USCI_A0 RX interrupt

прием по прерыванию.
как только был принят последний байт
начинаю передавать данные:
for (n2 = 0; n2 < transmit_buf[1] + 1; n2 ++)
{
while (!(UCA0IFG&UCTXIFG)); // USCI_A0 TX buffer ready?
UCA0TXBUF = transmit_buf[write_rec_ptr]; // TX -> RXed character
}
данные передаю в прерывании по приему.

настройки UART Для 1611:

P3SEL |= (BIT4 + BIT5); // P3.4,5 = USART0 TXD/RXD
P3DIR |= BIT4;
U0CTL |= SWRST ; // RST
U0CTL &= ~SYNC ; // UART MODE
U0CTL |= CHAR; // 8-bit char, SWRST=1 1 Stop Bit
UTCTL0 |= SSEL0; // UCLK = ACLK
U0BR0 = 0x03; // 9600 from 8,0Mz
U0BR1 = 0x00;
U0MCTL = 0x06; // Modulation
UCTL0 &= ~SWRST; // Enable USART
ME1 |= UTXE0; // Enabled UART0 TXD

как только был передан последний байт
переключаемся на прием:
ME1 = URXE0; // Enabled UART0 RXD
IE1 = URXIE0;

[rezident]

Вот же блин! В таком случае вам нужно после передачи обязательно выключать функцию пина TXD, сбрасывая соответствующие биты в регистрах P3SEL и P3DIR. А устанавливать бит 4 в P3SEL можно только на время передачи. Иначе у вас получается конфликт, когда два выхода TXD одновременно пытаются управлять общей линией передачи.
И нафига такие заморочки? Не проще ли было обычный дуплекс реализовать? Вам еще одну "лишнюю" дорожку на плате нарисовать было влом?