Глобальные клоки на Spartan6 Опции

[toxxin]

Доброго времени суток!
Помогите разобраться с подключением глобальных тактовых сигналов к Spartan6. Всего необходимо 5 глобальных тактовых сигналов. Согласно Clock Guide всего 32 GCLK пина, но глобальных буферов только 16, поэтому существуют парные глобальные пины. В приложении табличка парных буферов с собственно схемой соединения буферов. Понятно, что GCLK19 и GCLK11 соединены непосредственно и подключены к BUFGMUX_X2Y1 и разные клоки к ним подключать "не стоит". Такая же история с GCLK15 и GCLK7. Непонятно только как эти пары взаимодействуют между собой и почему они объединены в таблице.
Также не понятно как связаны между собой BUFGMUX-ы. Например X2Y1 и X2Y2.
И последний вопрос - тактирование от любого глобального тактового сигнала распространяется на все банки или только на ту пару, которая описана в приведенной таблице??

[Leka]

Если убрать (* buffer_type = "ibuf" *) - будет задействовано глобальное клоковое дерево (а у него по даташиту 350МГц max) - STA по-прежнему выдаст 500МГц...

Реальная схема - асинхронный последовательный интерфейс, но в форуме лучше простой пример разобрать, предлагаю сдвиговый регистр (см выше).

[VladimirB]

Если убрать (* buffer_type = "ibuf" *) - будет задействовано глобальное клоковое дерево (а у него по даташиту 350МГц max) - STA по-прежнему выдаст 500МГц...
Реальная схема - асинхронный последовательный интерфейс, но в форуме лучше простой пример разобрать, предлагаю сдвиговый регистр (см выше).

Сдвиговый регистр упаковывается в LUT (SLICEM) без использования триггеров, поэтому если нет триггеров - нет и анализа путей между ними.
В результате пишется максимальная частота тактирования сдвигового регистра, равная из даташита на Spartan3 500МГц.

Это кстати, большой косяг, т.к. при этом никоим образом не учитываются пути от ног ввода вывода до LUTов.
Надо ставить аттрибуты, запрещающие shift register extraction. А в Virtex6 появилась опция, позволяющая задавать длину цепочки, больше которой которой осуществляется "экстракция" регистров сдвига.

А чтобы сказать, что-то определённое про клоковые деревья, то надо в FPGA editor глядеть.


P.S. скоре всего STA, увидев такую асинхронщину, забыл про клоковые деревья и пошёл отдыхать