Цитата(studert @ Apr 22 2011, 16:59)

.......Посмотрел на доступные микросхемы ФАПЧ, они все на единицы-сотни мегагерц и не с таким большим коэффициентом умножения или я плохо искал? Насколько сложно выполнить/отладить такую схему на рассыпухе вроде ОУ и стандартной логики?
Делал подобную задачу. см. фрагмент схемы на рис. ниже. Стандартная схема PLL - 25,6кГц частота семплирования АЦП и период ШИМа инвертора, 13 МГц тактирование ШИМа, 50 Гц периодичность измерений и управления. На Ваши частоты ставте свои делители.
Сообщение отредактировал ZVA - Apr 23 2011, 21:39