Синхронизация, Синхронизация устройств Опции

[Грендайзер]

Всем доброго))) Имеется некоторая плата, которая выплёвывает байты данных с частотой 27 МГц, и имеется девайс (на ПЛИСине) который эти байты из параллельной шины должен перегонять в последовательную, и который работает на частоте 50 МГц. Вопрос: частоты принципиально не кратны друг другу, и я боюсь, что рано или поздно, кто то кого то догонит (или параллельная шина начнёт забивать ячейки во входном буфере, биты из которых ещё не успели отправится на последовательную шину, или на последовательную шину начнут вылезать биты которые на ней уже были (запись во входной буфер я организовал, как циклический сдвиг)) и естественно произойдёт потеря пакетов. Я не в этой области вообщето специализируюсь, но так вышло, что приходится и этим то же заниматься, может кто подскажет выход, заранее спасибо=)

[Грендайзер]

Да, извините, забыл сказать, между пакетами, что идут с 8-ми битной шины имеется задержка по времени (т.е. покет отправлен, задержка, затем ещё пакет и опять задержка и т. д.). По поводу FIFO вроде ясно, но тем не мене эт немного не то. Систему я организовал след. образом: получаю пакет с параллельной шины (ПШ) и записываю его в буфер (это происходит с частотой 27 МГц). Далее, пока не пришёл следующий пакет начинаю выкладывать данные на последовательную шину (ПСШ) с частотой 50 МГц. Естественно за один цикл работы ПШ (27 МГц) я не успеваю выложить весь байт на ПСШ, и следующий пришедший байт, кладу в след. ячейку буфера. Как только весь байт из первой ячейки оказался на ПСШ, начинаю выкладывать биты на ПСШ из следующей ячейки и т. д., пока интервал в работе обеих шин не станет достаточным, что бы байты с ПШ можно было начать записывать опять в первую ячейку. Но т. к. частоты вообще никак не кратны, то боюсь, что даже несмотря на временной интервал между пакетами приходящими с ПШ кто то кого то догонит...