Синхронизация, Синхронизация устройств Опции

[Грендайзер]

Всем доброго))) Имеется некоторая плата, которая выплёвывает байты данных с частотой 27 МГц, и имеется девайс (на ПЛИСине) который эти байты из параллельной шины должен перегонять в последовательную, и который работает на частоте 50 МГц. Вопрос: частоты принципиально не кратны друг другу, и я боюсь, что рано или поздно, кто то кого то догонит (или параллельная шина начнёт забивать ячейки во входном буфере, биты из которых ещё не успели отправится на последовательную шину, или на последовательную шину начнут вылезать биты которые на ней уже были (запись во входной буфер я организовал, как циклический сдвиг)) и естественно произойдёт потеря пакетов. Я не в этой области вообщето специализируюсь, но так вышло, что приходится и этим то же заниматься, может кто подскажет выход, заранее спасибо=)

[Грендайзер]

Да, ясна, потому, что я именно так и поступил (часа полтора думал как поступить, и придумал таки ), система у меня такая получилась: когда с параллельной шины я пишу в ячейку буфера, активизируется флаг, относящийся к этой ячейки, который запрещает в эту ячейку писать, когда ячейка полностью оказалась на последовательной шине, этот флаг опускается, позволяя заново писать в эту ячейку... Для каждой ячейки имеется свой флаг (это наверное не очень экономно и практично, но на большее меня не хватило ) Но вопрос вот в чём, если произойдёт набег фаз двух синхросигналов (50 МГц и 27МГц), то параллельная шина начнёт, в какой то момент времени ждать когда можно будит писать в ячейку (поскольку в этот момент времени последовательная шина ещё не успела всё считать из данной ячейки), и это опять таки приведёт к потере пакетов... Возможно я просто чего то не понимаю, и прошу сразу извинить, т. к. ещё раз подчёркиваю, я этим совсем недавно стал заниматься