| |
 Глюки при симуляции в Quartus |
|
|
|
|
 May 6 2011, 06:12
|
Частый гость
Группа: Свой
Сообщений: 112
Регистрация: 1-05-09
Из: Ростов-на-Дону
Пользователь №: 48 518
|
Доброго времени суток! Совсем недавно начал разбираться с ПЛИСинами, в частности CPLD MAXII, и с VHDL'ем. Понадобилось создать элемент результат работы которого удовлетворяет таблице истинности. Составил СДНФ, минимизировал ее с помощью программы. В итоге получилась сокращенная ДНФ Код (!X1 & X2) | (X1 & !X2 & !X3 & !X4) . Написал элемент на VHDL'е и приступил к симуляции. Вот тут и полезли непонятные вспески/провалы на выходе. Пробовал собрать тоже самое на логике, результат один и тот же. В чем может быть проблема, ума не приложу? VHDL код, таблица и скриншот симуляции во вложении.
--------------------
«У современных мобильных телефонов такая же вычислительная мощь, что и у компьютеров NASA в 60-е годы. И в то время этого хватало, чтобы запустить человека в космос, а сегодня — только чтобы запускать птиц в свиней.»
|
|
|
|
|
|
|
 |
Ответов
|
|
May 6 2011, 07:49
|
Частый гость
Группа: Свой
Сообщений: 112
Регистрация: 1-05-09
Из: Ростов-на-Дону
Пользователь №: 48 518
|
Цитата(bogaev_roman @ May 6 2011, 11:23)  Имеет, только лучше засинхронизировать еще и входы.
Иголки возникают, т.к. Вы, видимо, проводите не функциональное моделирование, а временное. Соответственно, все элементы имеют определенную задержку + есть задержка на распространение сигнала. Цитата(bav @ May 6 2011, 11:28) главное, чтобы CLK и X1...X4 были синхронны и фронт CLK чуть сдвинут относительно фронтов X1...X4 А вот синхронизировать входы не получится т.к. у них нет определенной частоты. Цитата(bav @ May 6 2011, 11:28) синтезатор не настолько тупой, чтобы за него делать минимизацию функции...
на языках HDL обычно пишут поведенческую модель, перебросив оптимизацию, трассировку и т.п. соответствующему пакету Согласитесь, было бы не удобно читать код без минимизации функции. Цитата(des00 @ May 6 2011, 11:33) это же логика здравого смысла. что такое плис : набор цифровых, конфигурируемых элементов (выясняется за 5 минут чтением документации). Что присуще всем логическим элементам ? задержка сигнала. Ну а дальше логика первого класса средней школы. Что элементы имеют задержки я понимаю, но думал в такомм случае просто сдвинутся фазы сигналов.
--------------------
«У современных мобильных телефонов такая же вычислительная мощь, что и у компьютеров NASA в 60-е годы. И в то время этого хватало, чтобы запустить человека в космос, а сегодня — только чтобы запускать птиц в свиней.»
|
|
|
|
|
|
|
|
May 6 2011, 08:32
|
Частый гость
Группа: Свой
Сообщений: 112
Регистрация: 1-05-09
Из: Ростов-на-Дону
Пользователь №: 48 518
|
Цитата(des00 @ May 6 2011, 11:51) а вы думаете что элементы в фпга безразмерные что ли? %) Нет конечно, причем здесь это? Насколько я понимаю, из-за задержек становятся разными фазы сигналов..........................Все, кажется понял, задержки-то не везде одинаковые, по-этому и происходят всплески.
--------------------
«У современных мобильных телефонов такая же вычислительная мощь, что и у компьютеров NASA в 60-е годы. И в то время этого хватало, чтобы запустить человека в космос, а сегодня — только чтобы запускать птиц в свиней.»
|
|
|
|
|
|
Сообщений в этой теме
 PoReX Глюки при симуляции в Quartus May 6 2011, 06:12 des00 то что голова работает в булевой алгебре это хорош... May 6 2011, 06:31 naliwator Цитата(PoReX @ May 6 2011, 10:12) Доброго... May 6 2011, 06:35 Maverick Цитата(PoReX @ May 6 2011, 09:12) Доброго... May 6 2011, 06:52 PoReX Собственно код:
Кодlibrary IEEE;
use IEEE.STD_LOGI... May 6 2011, 07:21 bogaev_roman Цитата(PoReX @ May 6 2011, 11:21) А если ... May 6 2011, 07:23 PoReX Цитата(bogaev_roman @ May 6 2011, 11:23) ... May 6 2011, 08:07 des00 Цитата(PoReX @ May 6 2011, 02:21) Мне как... May 6 2011, 07:33 bav ЦитатаА если сделать синхронизацию от какого-либо ... May 6 2011, 07:28 PoReX Цитата(des00 @ May 6 2011, 12:37) бинго ... May 6 2011, 09:58 Maverick Цитата(PoReX @ May 6 2011, 12:58) А в Qua... May 6 2011, 10:33 bav ЦитатаА вот синхронизировать входы не получится т.... May 6 2011, 07:56 bav ЦитатаЧто значит перестробировать входы на CLK, ес... May 6 2011, 08:26 PoReX Спасибо всем за ответы! May 6 2011, 11:16 stu переписывал код с AHDL -> SV. переписал. не раб... Dec 20 2011, 09:55 sazh Цитата(stu @ Dec 20 2011, 12:55) Кодassig... Dec 20 2011, 10:27 stu Цитата(sazh @ Dec 20 2011, 13:27) assign ... Dec 20 2011, 12:24 ViKo Цитата(stu @ Dec 20 2011, 15:24) понятно.... Dec 20 2011, 13:17 sazh Цитата(ViKo @ Dec 20 2011, 16:17) не срав... Dec 20 2011, 18:26 ViKo Цитата(sazh @ Dec 20 2011, 20:26) А почем... Dec 20 2011, 20:19
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|
, ну разве не счастье понять это самому 
