Чтение процессором PowerPC регистров ПЛИС Опции

[D-Luxe]

Вопрос следующий: когда читаешь процессором PowerPC регистры из ПЛИС по шине PLB, сколько тактов занимает чтение, считая от времени вызова функции XIo_In32 до возврата этой функцией значения ?

И можно ли это значение свести к минимуму? Как?

[Mad_max]

Вопрос следующий: когда читаешь процессором PowerPC регистры из ПЛИС по шине PLB, сколько тактов занимает чтение, считая от времени вызова функции XIo_In32 до возврата этой функцией значения ?

И можно ли это значение свести к минимуму? Как?

Быстрее чем позволяет спецификация plb нельзя,
а сколько тактов посмотрите там же.

[D-Luxe]

Быстрее чем позволяет спецификация plb нельзя,
а сколько тактов посмотрите там же.

В спецификации про это ни слова!

[Mad_max]

В спецификации про это ни слова!

Хотите сказать, что в спецификации нет времянок общения master/slave ip c plb???

[D-Luxe]

Хотите сказать, что в спецификации нет времянок общения master/slave ip c plb???

На диаграммах порядка 15 тактов разница, на практике я опытным путем получил более 60 тактов. Поэтому интересно стало от чего это зависит.

[Andrew Su]

На диаграммах порядка 15 тактов разница, на практике я опытным путем получил более 60 тактов. Поэтому интересно стало от чего это зависит.

Приветствую.
На шине есть сигналы IP2Bus_WrAck и IP2Bus_RdAck, которые сообщают шине(контроллеру шины) о том, что запись или чтение регистра
завершены. В простейшем случае эти сигналы можно сформировать из сигналов Bus2IP_WrCE и Bus2IP_RdCE (выборки записи и чтения) без задержки, а можно эти сигналы и задержать на какое-то количество тактов. Если IP2Bus_WrAck и IP2Bus_RdAck не будут сформированы по каким-то причинам в течении допустимого тайм-аута, то шина сама закончит операцию с установлением флага ошибки. Количество тактов тайм-аута и блокировка его использования выполняется в специальных регистрах шины. Подробно это можно прочитать например в прикрепленном файле (наверное это не последняя версия).
Поэтому количество тактов задержки может быть разным.

Прикрепленные файлы

 plb_v46.pdf ( 1.42 мегабайт ) Кол-во скачиваний: 244

 

[D-Luxe]

Приветствую.
На шине есть сигналы IP2Bus_WrAck и IP2Bus_RdAck, которые сообщают шине(контроллеру шины) о том, что запись или чтение регистра
завершены. В простейшем случае эти сигналы можно сформировать из сигналов Bus2IP_WrCE и Bus2IP_RdCE (выборки записи и чтения) без задержки, а можно эти сигналы и задержать на какое-то количество тактов. Если IP2Bus_WrAck и IP2Bus_RdAck не будут сформированы по каким-то причинам в течении допустимого тайм-аута, то шина сама закончит операцию с установлением флага ошибки. Количество тактов тайм-аута и блокировка его использования выполняется в специальных регистрах шины. Подробно это можно прочитать например в прикрепленном файле (наверное это не последняя версия).
Поэтому количество тактов задержки может быть разным.

То что ты сказал для меня не новость. Я говорю о немного другой ситуации, у меня в коде IP2Bus_RdAck <= Bus2IP_RdCE. Поэтому как понимаешь таймаута тут не возникает, процессор не ждет 128 тактов, ему сразу приходит RdAck. Мне интересно сколько тактов проходит между вызовом функции чтения регистра и возвратом этой функцией значения регистра.