ATMega Опции

[Буратино]

Работаю с процессором ATMega8. Необходимо на выводы OC1A, OC1B вывести сигнал 125кНz в противофазе.
В режиме CTC (сброс при совпадении) можно переключать в противоположное состояние вывод OC1A и/или OC1B, но получить сигналы на пинах в противофазе никак нельзя. Может быть необходимо ввести обработчик прерывания переполнения и уже в нем инвертировать второй вывод относительно первого? Возможно ли используя режим CTC получить сигнал на указанных выводах в противофазе не используя прерывания, либо же в данном случае правильнее использовать режим Fast PWM?

[Буратино]

Сделал вот так:

Код

void Init_Timer1 (void) {
    TCCR1A = (1 << COM1A1)|(1 << COM1A0)|(1 << COM1B1);
    TCCR1B = (1 << WGM12)|(1 << CS10);
    OCR1AH = 0x00;
    OCR1AL = 0x1F;
}

volatile INT08U j=0;
#pragma vector=TIMER1_COMPA_vect
__interrupt void timer1_compa_isr(void) {

    if (j) {
            TCCR1A = (1 << COM1A1)|(1 << COM1A0)|(1 << COM1B1);
            j = 0;
        }
        else {
            TCCR1A = (1 << COM1A1)|(1 << COM1B0)|(1 << COM1B1);
            j = 1;
    }
}

Но у меня используется и таймер 0, и он переполняется с большой частотой 8кНz. Наблюдаю искажения формы сигнала:
(частота не ровно 125кHz в связи с тем что использую кварц немного другой)

Не совсем понимаю почему так происходит, ведь приоритет у таймера 1 выше чем у таймера 0..

Почему нельзя?

Супер, Спасибо!

Эскизы прикрепленных изображений

 

[Палыч]

Не совсем понимаю почему так происходит, ведь приоритет у таймера 1 выше чем у таймера 0.

Приоритет определяет: какое прерывание обрабатывать первым при одновременности возникновения запросов от нескольких прерываний. Ежели МК приступил к процедуре обработки прерывания с низким приоритетом, которая выполняется Х мкс, а в это время был выставлен запрос на прерывание более высокого приоритета, то этот запрос будет отложен до окончания процедуры обработки прерывания низкого приоритета. Т.о. второе прерывание (с высоким приоритетом) будет задержано на Х мкс.