Цитата(des00 @ May 12 2011, 19:33)
что то я не понял, точный анализ потребляемой мощи может быть только по результату моделирования нетлиста. В противном случае это будут попугаи.
В случае, если схема детерминированная, как у автора (во всяком случае сдвиговый регистр - точно), то результаты оценки на основании toggle-rate и моделирования должны практически совпадать, а измеренные результаты должны быть близки к этим значениям, но не превышать их IMHO.
В случае согласования по схеме Тевенина все тоже детерминировано, вот только тонкости реализации ее в ППВМ могут как-то повлиять, но программа оценки как раз и должна эти тонкости учитывать.
Поэтому и возникает недоумение, когда измеряешь схему, а она потребляет в два раза больше оценки. Либо есть что-то, про что не сказали, что это что-то нужно учесть, но откуда тогда это узнать?
2 Чиповод:В Xilinx XPE User Guide про toggle-rate написано вот что:
Цитата
For synchronous paths, toggle rate reflects how often an output changes relative to a
given clock input and can be modeled as a percentage between 0–100%. The max data
toggle rate of 100% means that the output toggles every active clock edge. For
instance, consider a free running binary counter with a 100MHz clock. For the Least
Significant Bit you would enter 100% in the Toggle Rate column since this bit toggles
every rising edge of the clock. For the second bit you would enter 50% since this bit
toggles every other rising edge of the clock.
Т.е. для вашей схемы как раз нужно 100% указывать, т.к. триггера у вас переключаются каждый такт, а при оценке вы использовали 50%.
Если учесть, что вы упомянули, что при toggle-rate 100% XPE давал результат на 50% выше замеренного, то по этому пункту подозрения в занижении с Xilinx XPE можно снять, а вот схему Тевенина прощать рано
.
Xilinx xPower заниженные цифры потребляемой мощности
May 12 2011, 07:49
, по VCC_AUX потребление совпадает.
