Группа: Участник
Сообщений: 24
Регистрация: 19-05-11
Пользователь №: 65 130
Исходные данные: - ПЛИС Xilinx Virtex4, среда ISE 12.2 - мини проект состоит из 8-ми больших FIR - фильтров и небольшой программы на vhdl по обработке выходных данных фильтров. Фильтры занимают процентов так 70 ресурсов ПЛИС. - работоспособность этого мини проекта полностью проверена в моделсиме - непосредственно при загрузке в ПЛИС этот проект не заработал. При помощи логического анализатора и многократного переписывания кода (код изначально без ошибок - просто разными способами одно и тоже делается) удалось добиться стабильной правильной работы мини проекта.
Суть проблемы: - при установке моего проекта в более крупный проект - он опять перестает работать - более того - часть сигналов выведены на контрольные контакты платы и при удалении любого из этих сигналов из проекта с последующей перекомпиляцией - проект снова перестает работать. - при отладке есть ощущение что ходишь по кругу - исправишь что-то в одном куске коде, перестает правильно работать другой кусок - и так до бесконечности
Подозреваю что все это результат неких "гонок" сигналов, каких-то проблем синхронизации и пр. в результате значительного заполнения ресурсов ПЛИС. Код полностью работоспособен, ибо при уменьшении количества фильтров проект начинает стабильно работать.
Вопросы к форумчанам: 1. Из-за чего возможно такое поведение проекта 2. Возможно ли победить данную проблему путем настроек компилятора 3. Возможно ли сохранить конфигурацию аппаратных средств ПЛИС после единственной работоспособной компиляции проекта и вставить ее уже в более крупный проект.
Не работает отлаженный код, При малейшем изменении проекта
May 19 2011, 13:51
