Насколько я понял из первого вопроса ("Графическое програмирование SPLD"), то речь шла о рисовании схемы для CPLD. A VHDL как бы с другого бока стоит.
Но и для этих 2-х вариантов с начала надо создать проект FPGA, а не PCB (File->New->Project->FPGA Project). После добавляем в проект файл схемный или VHDL (а можно и оба). Если есть уже назначенные выводы на микросхеме, то создаем файл ограничений (Constraint File) (Project » Configuration Manager). Далее переходим к просмотру микросхемы (View » Devices View). Отключим галочку Live и нажмем на кнопку компилирование. Но как ранее писал, для каждого вида микросхем программируемой логики должен стоять свой фирменный пакет. Протел (он же Дизайнер) просто оболочка, которая обращается к этому пакету при обработке файлов, а результат покажет на экране. А для начала надо почитать "TU0116 Getting Started with FPGA Design.pdf", находящийся в папке "Altium Designer 6\Help". Там все это расписано на примере.
Графическое програмирование SPLD, v Altum
Mar 3 2006, 09:53
