|
10_100_1000 Mbps tri-mode ethernet MAC core by Gao Jon, проект с Open Cores |
|
|
|
Jan 25 2010, 10:01
|
Группа: Участник
Сообщений: 6
Регистрация: 25-01-10
Из: Dubna
Пользователь №: 55 052

|
Возникла вот необходимость сделать железку с Ethernet'ом. В качестве Phy был выбран et1011, рулить им будет virtex4(без аппаратной поддержки gmii). С нуля описывать gmii не хотелось, потому решено было воспользоваться наработками товарища Gao Jon, стянутыми с Open Cores. И все бы ничего, да уж больно бедновата документация на это творение. И что меня удивило, это что нет шума вокруг этого проекта,хотя вроде штука вроде работает... Мои вопросы вероятнее всего будут адресованы тем кто уже работал с этой реализацией МАК уровня, хотя возможно вы предложите альтернативные решения, более описанные и уже освоенные. Вызвал трудности Host Interface. Как я понимаю он одновременно выполняет конфигурирование МАК модуля и по miim может работать с phy. Host interface это 16-битная шина данных на чтение,16 бит на запись, 8 бит адреса(?) и два управляющих сигнала. Как по этому интерфейсу изменять регистры самого мак модуля ясно, а как по нему посылать в et1011 32 битные слова не очевидно. Так же не очень понятно назначение сигналов RX_mac_BE(1:0) и TX_mac_BE(1:0). В общем если кто то имел опыт решения подобных проблем,поделитесь пожалуйста.
|
|
|
|
|
 |
Ответов
|
Apr 26 2011, 08:33
|
Группа: Новичок
Сообщений: 3
Регистрация: 5-04-11
Пользователь №: 64 130

|
Использьзуя тестбенч, приведенный в этом проекте, хотел произвести симмуляцию в Modelsim. В результате получил следующие варнинги Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(122): [TOFD] - System task or function '$ip_32W_gen' is not defined. # Region: /tb_top/U_User_int_sim # ** Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(150): [TOFD] - System task or function '$ip_32W_check' is not defined. # Region: /tb_top/U_User_int_sim и сигнал данных нулевой. Как я понял из этого: always @ (posedge Clk_user) if (Tx_mac_wa&&CPU_init_end) $ip_32W_gen("../data/config.ini",operation,data); else begin operation <=0; data <=0; end необходимо подключить эти две библиотеки к моделсиму. Вопрос - каким образом это сделать?
|
|
|
|
|
May 23 2011, 05:51
|
Участник

Группа: Участник
Сообщений: 19
Регистрация: 30-01-10
Из: Таганрог
Пользователь №: 55 160

|
Цитата(Xuck @ Apr 26 2011, 12:33)  Использьзуя тестбенч, приведенный в этом проекте, хотел произвести симмуляцию в Modelsim. В результате получил следующие варнинги Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(122): [TOFD] - System task or function '$ip_32W_gen' is not defined. # Region: /tb_top/U_User_int_sim # ** Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(150): [TOFD] - System task or function '$ip_32W_check' is not defined. # Region: /tb_top/U_User_int_sim и сигнал данных нулевой. Как я понял из этого: always @ (posedge Clk_user) if (Tx_mac_wa&&CPU_init_end) $ip_32W_gen("../data/config.ini",operation,data); else begin operation <=0; data <=0; end необходимо подключить эти две библиотеки к моделсиму. Вопрос - каким образом это сделать? Посмотри там в папке тестбенча есть верилоговские файлы которые генерят тестовые последовательности. А с подключением этих библиотек можешь не заморачиваться.
|
|
|
|
Сообщений в этой теме
TverBASS 10_100_1000 Mbps tri-mode ethernet MAC core by Gao Jon Jan 25 2010, 10:01 AndreiUS Проще написать самому на верилоге модуль GMII-инте... Jan 28 2010, 06:51 TverBASS Это LSI ET1011. Но думаю от Марвела не сильно отли... Feb 1 2010, 13:10 PavelTs Ну раз никто ничего не написал, то попробую чуть п... Feb 2 2010, 11:37 TverBASS Спасибо за ответ!действительно, почти все это ... Feb 2 2010, 13:57 agate Цитата(TverBASS @ Feb 2 2010, 17:57) Спас... Jun 19 2010, 18:39  des333 Цитата(agate @ Jun 19 2010, 22:39) Hello,... Jun 19 2010, 20:41 TverBASS Спасибо тем кто откликнулся! удалось разобрать... Feb 5 2010, 13:51 des333 Цитата(TverBASS @ Jan 25 2010, 13:01) Так... Mar 18 2010, 22:12 msn-spb Доброго времени суток.
Есть необходимость синтезир... Mar 24 2010, 14:04 msn-spb Спасибо за исчерпывающий ответ!!! Mar 31 2010, 10:20 TverBASS По поводу 0.4 нс. Да,были проблемы с фазой клока. ... Jul 19 2010, 07:57 agate .4 нсек рассосался сам ка только поставил ПЛЛ . МД... Jul 19 2010, 16:56 TverBASS msn-spb:
добавляйте все файлы *.v в проект и голов... Sep 23 2010, 08:13 Xuck jk Apr 19 2011, 06:55 Denisnovel Работаю с этим ядром на стратиксе 2. Прием пакета ... Sep 1 2011, 11:09 puzoman Доброго времени суток! Использую данную корку,... Sep 5 2011, 07:52 puzoman Разобрался...Заработало! Sep 7 2011, 04:01 Xuck puzoman
У меня возникла аналогичная проблема:
Цита... Oct 14 2011, 06:00
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|