10_100_1000 Mbps tri-mode ethernet MAC core by Gao Jon, проект с Open Cores Опции

[TverBASS]

Возникла вот необходимость сделать железку с Ethernet'ом. В качестве Phy был выбран et1011, рулить им будет virtex4(без аппаратной поддержки gmii). С нуля описывать gmii не хотелось, потому решено было воспользоваться наработками товарища Gao Jon, стянутыми с Open Cores. И все бы ничего, да уж больно бедновата документация на это творение. И что меня удивило, это что нет шума вокруг этого проекта,хотя вроде штука вроде работает...
Мои вопросы вероятнее всего будут адресованы тем кто уже работал с этой реализацией МАК уровня, хотя возможно вы предложите альтернативные решения, более описанные и уже освоенные.
Вызвал трудности Host Interface. Как я понимаю он одновременно выполняет конфигурирование МАК модуля и по miim может работать с phy. Host interface это 16-битная шина данных на чтение,16 бит на запись, 8 бит адреса(?) и два управляющих сигнала. Как по этому интерфейсу изменять регистры самого мак модуля ясно, а как по нему посылать в et1011 32 битные слова не очевидно.
Так же не очень понятно назначение сигналов RX_mac_BE(1:0) и TX_mac_BE(1:0).
В общем если кто то имел опыт решения подобных проблем,поделитесь пожалуйста.

[Xuck]

Использьзуя тестбенч, приведенный в этом проекте, хотел произвести симмуляцию в Modelsim. В результате получил следующие варнинги
Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(122): [TOFD] - System task or function '$ip_32W_gen' is not defined.
# Region: /tb_top/U_User_int_sim
# ** Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(150): [TOFD] - System task or function '$ip_32W_check' is not defined.
# Region: /tb_top/U_User_int_sim
и сигнал данных нулевой. Как я понял из этого:
always @ (posedge Clk_user)
if (Tx_mac_wa&&CPU_init_end)
$ip_32W_gen("../data/config.ini",operation,data);
else
begin
operation <=0;
data <=0;
end
необходимо подключить эти две библиотеки к моделсиму. Вопрос - каким образом это сделать?

[ИльяКи]

Использьзуя тестбенч, приведенный в этом проекте, хотел произвести симмуляцию в Modelsim. В результате получил следующие варнинги
Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(122): [TOFD] - System task or function '$ip_32W_gen' is not defined.
# Region: /tb_top/U_User_int_sim
# ** Warning: (vsim-PLI-3003) bench/verilog/User_int_sim.v(150): [TOFD] - System task or function '$ip_32W_check' is not defined.
# Region: /tb_top/U_User_int_sim
и сигнал данных нулевой. Как я понял из этого:
always @ (posedge Clk_user)
if (Tx_mac_wa&&CPU_init_end)
$ip_32W_gen("../data/config.ini",operation,data);
else
begin
operation <=0;
data <=0;
end
необходимо подключить эти две библиотеки к моделсиму. Вопрос - каким образом это сделать?

Посмотри там в папке тестбенча есть верилоговские файлы которые генерят тестовые последовательности. А с подключением этих библиотек можешь не заморачиваться.