Моделируем DDR2 в ква 11, чтобы не ошибиться со схемой. Опции

[torik]

Рисую схему с Cyclone IV. Ставлю DDR2. Для начала подключил один чип х16.

Для проверки правильности назначения пинов, создаю проект в квартусе. Добился чтобы все компилировалось.

(Этого достаточно, чтобы быть уверенным в правильности подключения DDR2?).

Но хотелось бы попробовать смоделировать в modelsim, псмотреть на какие-нибудь диаграммки, чтобы убедиться в правильности настройки DDR2 контроллера. Собрал проект с простой qsys, где есть контроллер памяти и сигналы шины авалон выведены наружу. Прикрутил тестбенч (пока заготовку). Запускаю моделсим и... ошибка. В репорте следующее:

Код

Info: Start Nativelink Simulation process
Error: You did not generate the simulation model files or you generated the IP file using an older version of MegaCore which is not supported by RTL NativeLink Simulation
Error: Regenerate the IP and simulation model files using the latest version of MegaCore for RTL NativeLink Simulation flow to function correctly
Error: NativeLink simulation flow was NOT successful



================The following additional information is provided to help identify the cause of error while running nativelink scripts=================
Nativelink TCL script failed with errorCode:  NONE
Nativelink TCL script failed with errorInfo:  Regenerate the IP and simulation model files using the latest version of MegaCore for RTL NativeLink Simulation flow to function correctly
    (procedure "get_ip_info" line 1)
    invoked from within
"get_ip_info $full_file_name"
    (procedure "run_eda_simulation_tool" line 147)
    invoked from within
"run_eda_simulation_tool eda_opts_hash"

Версия Modelsim SE 6.5b.

Чего он хочет? Проект прилагаю.

Про "tools -> Launch EDA Simulation Library Compiler" вроде не забыл.

Прикрепленные файлы

 vpr2.rar ( 1.01 мегабайт ) Кол-во скачиваний: 116