Проблема с Back Annotatio, EE 7.9 Опции

[mpio]

После упаковки проекта попытался сделать прямую аннотацию на топологию.
Не пройдя и обратную пишет следующее сообщение: There were errors. See log files, Back Annotatio.txt.
В файле написан текст:


ERROR: Missing UID on Logic Database Symbol XCMP1.
Presumably, this design has never been Forward Annotated in the ICDB environment.

Back Annotation cannot proceed!

Помогите, кто с этим сталкивался, что нужно сделать!

[fill]

После упаковки проекта попытался сделать прямую аннотацию на топологию.
Не пройдя и обратную пишет следующее сообщение: There were errors. See log files, Back Annotatio.txt.
В файле написан текст:


ERROR: Missing UID on Logic Database Symbol XCMP1.
Presumably, this design has never been Forward Annotated in the ICDB environment.

Back Annotation cannot proceed!

Помогите, кто с этим сталкивался, что нужно сделать!

Есть вероятность что база "потеряла" этот символ и если его удалить и снова вставить то все исправится.
Без проекта это гадание на кофейной гуще.

[mpio]

Есть вероятность что база "потеряла" этот символ и если его удалить и снова вставить то все исправится.
Без проекта это гадание на кофейной гуще.

Не вопрос. Куда можно скинуть проект?

[Frederic]

Не вопрос. Куда можно скинуть проект?

можно и сюда
архив в формате 7-Zip
только удали все лишнее

или
Филиппов Александр Анатольевич
fill@megratec.ru

[mpio]

можно и сюда
архив в формате 7-Zip
только удали все лишнее

Нужна ли библиотека?

Прикрепленные файлы

 for_electronix.7z ( 1.99 мегабайт ) Кол-во скачиваний: 21

 

[Frederic]

Нужна ли библиотека?

не помешает

ждем-с

посмотрел что есть:
1.в ужасе от структуры проекта
2.замечание - число знаков в PartNumber LPC2365 меньше чем в Name LPC2365FBD100 (такого не может быть)
3.в Pin Mapping не прописан Cell (только альтернативный, с таким вариантом я не пробовал работать)
4.мог бы уже и питание в Supply прописать (аналогично GND)

[mpio]

не помешает

ждем-с

посмотрел что есть:
1.в ужасе от структуры проекта
2.замечание - число знаков в PartNumber LPC2365 меньше чем в Name LPC2365FBD100 (такого не может быть)
3.в Pin Mapping не прописан Cell (только альтернативный, с таким вариантом я не пробовал работать)
4.мог бы уже и питание в Supply прописать (аналогично GND)

Сам был в ужасе от него, но его попросили доработать)

Вытащив библиотечные данные из проекта число знаков Part number у многих элементов не сходится с Name.

Сообщение отредактировал mpio - May 30 2011, 16:14

Прикрепленные файлы

 library_2.7z ( 596.1 килобайт ) Кол-во скачиваний: 16

 

[Frederic]

...число знаков Part number у многих элементов не сходится с Name.

вообще так и д.б.
но всегда Part number имеет большее число (он уникален) чем Name, но не в этом суть

у меня вообще упаковка не проходит, ошибок море.

например:
ошибка в FT13A
символ имеет 4 ноги
в PinMapping два слота по две ноги

ошибка KX327S
см. картинку - нет символа в PinMapping

сделал в Lib просто копирование Part number LPC2365 в Part number LPC2365FBD100
с указанием для ТОР Cell_Name TQFP100
в DxD провел замену с сохранием RefDes и при упаковке из лога ошибок исчезла ошибка

так что дерзай в части lib

Эскизы прикрепленных изображений

 

[mpio]

вообще так и д.б.
но всегда Part number имеет большее число (он уникален) чем Name, но не в этом суть

у меня вообще упаковка не проходит, ошибок море.

например:
ошибка в FT13A
символ имеет 4 ноги
в PinMapping два слота по две ноги

ошибка KX327S
см. картинку - нет символа в PinMapping

сделал в Lib просто копирование Part number LPC2365 в Part number LPC2365FBD100
с указанием для ТОР Cell_Name TQFP100
в DxD провел замену с сохранием RefDes и при упаковке из лога ошибок исчезла ошибка

так что дерзай в части lib

Переработал всю библиотеку и площадки. Сама схема с простом варианте упаковки собирается, но ошибка с Back anotation та же.

Прикрепленные файлы

 for_electronix7.7z ( 3.46 мегабайт ) Кол-во скачиваний: 13

 

[Frederic]

Переработал всю библиотеку и площадки. Сама схема с простом варианте упаковки собирается, но ошибка с Back anotation та же.

я проект открыть не могу

*** Project Initialization Warnings ***
CDB opening failed: Project database [O:\Temp_O\mpio\TRM_v3_\database] is inconsistent. It has been manually copied while the iCDB Server was running.

это похожена на проблему http://megratec.ru/forum/1/?find=iCDB
т.е. т.е. проект был скопирован вручную при работающем iCDB Server

[Vadim]

CDB opening failed: Project database [O:\Temp_O\mpio\TRM_v3_\database] is inconsistent. It has been manually copied while the iCDB Server was running.

Удали icdb-директорию и упакуй проект. А ещё лучше, возвращайся на пикад и не мучайся

[Fellow]

Удали icdb-директорию и упакуй проект. А ещё лучше, возвращайся на пикад и не мучайся

Достаточно найти и удалить файл sAddress.adr

[Frederic]

Достаточно найти и удалить файл sAddress.adr

удалил
упаковал
а FA & BA не проходят

[mpio]

а FA & BA не проходят

В этом и заключается главная проблема

Самое простое и быстрое:
- создать новый проект
- скопировать в него схему
- создать pcb
- экспортировать из старого топологию (File>Export>Design_Data) и затем импортировать в эту новую pcb - если refdes не поменялись то топология полностью восстановится как в исходном.

Но проблема в том что схема в текущем состоянии сильно отличается от топологии - разные имена цепей, ячеек ...

А Keyin для ASCII разве не нужен будет?
Можно немного поработать мартышкой и просмотреть все цепи, нужные переименовать.
Если уж не получится придется копировать схему и делать заново разводку. Скорей всего даже времени много не займет. Плата не особо сложная

[fill]

А Keyin для ASCII разве не нужен будет?
Можно немного поработать мартышкой и просмотреть все цепи, нужные переименовать.
Если уж не получится придется копировать схему и делать заново разводку. Скорей всего даже времени много не займет. Плата не особо сложная

Причем здесь keyin?
Есть новый проект, из схемы получился нетлист и остальные данные платы. Теперь импортируем Layout из другого (старого) проекта. Если все данные в новом проекте платы совпадают с данными в импортируемом Layout, то все нормально - видим загруженную топологию (нужное нам размещение и трассировку), если же например в схеме (и соответственно нетлисте) есть цепь X(1) а в импортируемом Layout она Х1, то имеем проблему, тоже самое если в новом имя ячейки SOD8 а в Layout имя S8 и т.д. В логе импорта есть перечисление всех несовпадений, которые надо устранить.

[mpio]

Причем здесь keyin?
Есть новый проект, из схемы получился нетлист и остальные данные платы. Теперь импортируем Layout из другого (старого) проекта. Если все данные в новом проекте платы совпадают с данными в импортируемом Layout, то все нормально - видим загруженную топологию (нужное нам размещение и трассировку), если же например в схеме (и соответственно нетлисте) есть цепь X(1) а в импортируемом Layout она Х1, то имеем проблему, тоже самое если в новом имя ячейки SOD8 а в Layout имя S8 и т.д. В логе импорта есть перечисление всех несовпадений, которые надо устранить.

Я понял. Огромное всем спасибо за советы. Будем дорабатывать проект в этом направлении

[fill]

Я понял. Огромное всем спасибо за советы. Будем дорабатывать проект в этом направлении

Я сегодня добрый держите [attachment=57175:test.7z] - схема+ЦБ
Пришлось пойти от истоков - так показалось проще.
- создал проект DC в который скопировал *.sbk
- создал ЦБ и импортировал в нее символы из схемы и компонеты из платы
- привел в порядок ЦБ и схему - убил бы того криворуково кто их делал ибо он назвал символы кондеров буквой с и с_ по русски, использовал один символ светодиода в разных компонентах и при это умудрился это сделать с разными именами пинов, т.е. пришлось перименовать кондеры, заменить их в PDB и схеме и исправить PDB светодиода и на схеме изменить у него номера пинов.
- после того как упаковка прошла нормально, скопировал папку PCB в этот проект и при загрузке в Exp указал новый файл *prj
- произвел аннотации и сохранение
- транслировал проект+ЦБ в маршрут DxD

Все заняло примерно час.

[Frederic]

Я сегодня добрый...

да уж, не даром сегодня на календаре 1 июня - День защиты неразумных детей