Цитата(AlphaMil @ Jun 17 2011, 23:00)
В этом случае целесообразно говорить о задежке на логических элементах - чем меньше, тем на большей тактовой частоте может работать проект.
Бесполезно. Есть еще межсоединения, которые в разных ПЛИСах делаются различно, тактовые сети с выбором задержек и прочее. Да и сами алгоритмы по-разному на ПЛИСки ложатся. Некоторые производители приводят задержку пин-к-пину. Но практичнее использовать процент использования ресурсов ПЛИС и полученную тактовую частоту проекта. Можно еще и стоимость чипа включить. В конце-концов после реализации проекта в ПЛИС имеется как-бы специализированная микросхема с необходимой производительностью и заявленной стоимостью.
Стоимость разработки тоже можно учесть ))
Производительность ПЛИС
Jun 17 2011, 18:41
