реклама на сайте
подробности

 
 
> Производительность ПЛИС
D-Luxe
сообщение Jun 17 2011, 18:41
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642



В чем измеряется производительность микросхем ПЛИС, и можно ли ее вообще измерить ?


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
bogaev_roman
сообщение Jun 18 2011, 00:00
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



А Вы, кстати, зря издеваетесь - есть же тема специальная - трюки для плисоводов. Как повысить тактовую частоту или уменьшить кол-во используемых ресурсов для конкретного кристалла. Только, кроме des00 никто не делится собственными проектами... Некоторым, кстати, и не позволяют это делать - человек хочет поделиться , а ему говорят - вот проект закончится - пиши статью и т.д. Я сам готов бы поделиться способами поднятия тактовой частоты, тем более что куча инфы уже есть (и описанной уже в том самом же КИТ)...
Go to the top of the page
 
+Quote Post
iiv
сообщение Jun 18 2011, 16:35
Сообщение #3


вопрошающий
*****

Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436



Цитата(bogaev_roman @ Jun 18 2011, 06:00) *
А Вы, кстати, зря издеваетесь - есть же тема специальная - трюки для плисоводов. Как повысить тактовую частоту или уменьшить кол-во используемых ресурсов для конкретного кристалла.
...
Я сам готов бы поделиться способами поднятия тактовой частоты, тем более что куча инфы уже есть (и описанной уже в том самом же КИТ)...

Очень бы хотел почитать, пообсуждать про способы поднятия тактовой частоты, особенно применительно к Альтерам с Verilog/SV. Сильно поделиться своим скромным опытом наверное не смогу, сам много сдесь у всех спрашивал, а все мне помогали. Сам недавно запустил проект (еще правда не все функционирует как хотелось бы) но уже получилось выполнять по 380 умножений и около 1600 сложений по клоку в 400МГц на третьем стратиксе.
Go to the top of the page
 
+Quote Post
jojo
сообщение Jun 18 2011, 17:35
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 574
Регистрация: 9-10-04
Из: FPGA-city
Пользователь №: 827



Цитата(iiv @ Jun 18 2011, 20:35) *
Очень бы хотел почитать, пообсуждать про способы поднятия тактовой частоты, особенно применительно к Альтерам с Verilog/SV.



Могут быть новые способы? Знаю только два: напихать в пути регистров и законстрейнить размещение.

Да, есть ещё силовой перебор таблиц весов алгоритма размещения и seed-ов. Сильно помогает на высоких частотах.

Есть шальная мысль - похимичить с региональными клоковыми деревьями, может, пикосекунд сто выиграть получится. Вроде в ASICах на этом можно что-то выгадать, не знаю, как в ПЛИС.
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Jun 20 2011, 09:32
Сообщение #5


Профессионал
*****

Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(jojo @ Jun 18 2011, 21:35) *
Могут быть новые способы? Знаю только два: напихать в пути регистров и законстрейнить размещение.
Да, есть ещё силовой перебор таблиц весов алгоритма размещения и seed-ов. Сильно помогает на высоких частотах.

Никто не говорил про новые методы, по крайней мере я. Просто у каждого разработчика есть свои набитые блоки, с которыми он когда-то намучился и теперь это эффективно использует. Я говорил про следующие вещи:
1. Мультиплексор 18-1 считается что все валидности взаимоисключаемы, разрядность - 1 бит, стратикс4. Вопрос - сколько ALUT будет использовано при таком описании?
Код
assign out_data=    (val0&data0|val1&data1|val2&data2)|
            (val3&data3|val4&data4|val5&data5)|
            (val6&data6|val7&data7|val8&data8)|
            (val9&data9|val10&data10|val11&data11)|
            (val12&data12|val13&data13|val14&data14)|
            (val15&data15|val16&data16|val17&data17);

У меня получается два уровня логики и 7, при использовании case в лоб получается 4 уровня и 18 ALUT. Понятно, что пример притянут за уши, но все-таки четко показывает 6-входовую архитектруру.
2. Требуется получить сигнал о состоянии пустоты буфера, например так
Код
(wa-ra)==4'd0?

Можно использовать сдвиговый регистр (хотя будет проигрыш по ресурсам):
Код
always @(posedge clk) case ({we,re})
    2'b10: sh_full<= {1'b1,sh_full[15:1]};
    2'b01: sh_full<= {sh_full[14:0],1'b0};
    default: sh_full<= sh_full;
    endcase

И использовать сразу выход триггера sh_full[0].
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- D-Luxe   Производительность ПЛИС   Jun 17 2011, 18:41
- - Leka   Модераторам - может, создать отдельный подфорум ...   Jun 17 2011, 19:07
|- - D-Luxe   Цитата(Leka @ Jun 17 2011, 23:07) Модерат...   Jun 17 2011, 19:25
- - jojo   >В чем измеряется производительность микросхем ...   Jun 17 2011, 19:31
- - AlphaMil   В этом случае целесообразно говорить о задежке на ...   Jun 17 2011, 20:00
|- - Tiro   Цитата(AlphaMil @ Jun 17 2011, 23:00) В э...   Jun 17 2011, 20:08
|- - AlphaMil   Цитата(Tiro @ Jun 17 2011, 23:08) Бесполе...   Jun 18 2011, 06:52
- - Джеймс   Цитата(D-Luxe @ Jun 17 2011, 22:41) ...   Jun 17 2011, 21:30
|- - Victor®   Цитата(bogaev_roman @ Jun 18 2011, 03:00)...   Jun 19 2011, 11:06
|- - Tiro   Цитата(Victor® @ Jun 19 2011, 14:06) Если...   Jun 19 2011, 11:49
- - tegumay   по идее это поможет если клоков много   Jun 18 2011, 19:38
- - dvladim   Цитата(jojo @ Jun 18 2011, 21:35) Есть ша...   Jun 19 2011, 04:32


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 11th August 2025 - 13:20
Рейтинг@Mail.ru


Страница сгенерированна за 0.01692 секунд с 7
ELECTRONIX ©2004-2016