Cross clock domain переходы, Нагружают ли частоты Опции

[D-Luxe]

Меня интересует сильно ли нагружают частоты cross clock domain переходы и соответственно просаживают эти частоты при Timing Analysis ? Если да, то почему.

[Shtirlits]

По сравнению с чем итоговый минимум уменьшается?

Могу представить такой вариант: было два блока, питались они одним клоком, синхронно обменивались данными.
При развитии дизайна их клоки стали разными, на границе ничего не предпринималось, частоты стали меньше, чем исходная.
Речь об этом?