Cross clock domain переходы, Нагружают ли частоты Опции

[D-Luxe]

Меня интересует сильно ли нагружают частоты cross clock domain переходы и соответственно просаживают эти частоты при Timing Analysis ? Если да, то почему.

[Shtirlits]

Безусловно, уменьшение частоты схемы из-за добавления fifo может быть,
особенно на стороне чтения, но обычно держит не логика fifo, а память.
И сам по себе переход между клоками тут тоже не главное.

Я бы не злоупотреблял режимом first-word fall-through, флагами almost* и счетчиками.

Как законстрейнить сегодня уже писал в другой теме, но повторюсь:
NET "*BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc(*)" MAXDELAY = 450 ps; # или сколько получится, чем меньше - тем лучше
NET "*BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc(*)" MAXDELAY = 450 ps;

NET "*BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc(*)" TIG;
NET "*BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc(*)" TIG;

Понадобится keep hierarchy и, возможно, подправить путь в соответствии с версией fifo
(анализатор на эти сигналы должен ругаться при зависимых клоках)
В примере пути и сигналы взяты из 11.5