реклама на сайте
подробности

 
 
> не видно сигнала на входе, SignalTap всегда '0', статус от DSP
DevL
сообщение Jul 10 2011, 20:26
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 254
Регистрация: 23-10-10
Из: астрал
Пользователь №: 60 371



Quartus выдает
Node vs:dreq was determined to be a clock but was found without an associated clock assignment

Код
vs_dreq:        in std_logic;


и сигнала нет в SignalTap, те '0' всегда , что не должно по идее быть
так как это выход другой, внешней DSP...

что именно значит вообщение и как лучше лечить?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
vadimuzzz
сообщение Jul 11 2011, 02:34
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 291
Регистрация: 21-07-05
Пользователь №: 6 988



Цитата(DevL @ Jul 11 2011, 03:26) *
и сигнала нет в SignalTap, те '0' всегда , что не должно по идее быть
так как это выход другой, внешней DSP...

а по какому клоку он защелкивается в сигналтапе?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 17:29
Рейтинг@Mail.ru


Страница сгенерированна за 0.01364 секунд с 7
ELECTRONIX ©2004-2016