Spartan6/Coregen/ BRAM memory, CoreGen выдает ошибку (version 13.1) Опции

[BlackOps]

Нужно сгенерить такую память: ширина данных 1024 бита, глубина 2048 элементов (Для обоих портов А и В). Тип: True Dual Port Ram, с возможностью побайтовой записи в каждый адрес (8 бит).

Во время настройки блока памяти, в коргене соблюдаю лимиты указанные в интерфейсе, и тем не менее после того как нажал кнопку сгенерить память он выдает:
ERROR:sim - Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support.
ERROR:sim - Failed executing Tcl generator.

Непонятно это баг, или данная память не допустима.. думаю стоит может вручную слепить из примитивов.

[dmitry-tomsk]

Нужно сгенерить такую память: ширина данных 1024 бита, глубина 2048 элементов (Для обоих портов А и В). Тип: True Dual Port Ram, с возможностью побайтовой записи в каждый адрес (8 бит).

Во время настройки блока памяти, в коргене соблюдаю лимиты указанные в интерфейсе, и тем не менее после того как нажал кнопку сгенерить память он выдает:
ERROR:sim - Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support.
ERROR:sim - Failed executing Tcl generator.

Непонятно это баг, или данная память не допустима.. думаю стоит может вручную слепить из примитивов.

128 блоков памяти объединить в один? Не слабо. А чем ddr внешний плох?

[BlackOps]

128 блоков памяти объединить в один? Не слабо. А чем ddr внешний плох?

Тем что архитектура его не подходит приложению.


des00: Я посмотрел тот пример DSP где Вы помогли справится с аналогичной задачей, старался ему проследовать но не получается. Вот что имею:

1.
вам нужно добраться до компонента XilinxCoreLib.mult_gen_v11_2(behavioral) и посмотреть что именно оно вставляет.

В моем случае это XilinxCoreLib.blk_mem_gen_v6_1(behavioral), добрался я до него, файлы лежат в папке C:\Xilinx\13.1\ISE_DS\ISE\vhdl\src, а именно следующие .VHD файлы:
BLK_MEM_GEN_V6_1 - файл описания модели для симуляции
BLK_MEM_GEN_V6_1_comp - описание компонента
BLK_MEM_GEN_V6_1_xst - враппер для модели
BLK_MEM_GEN_V6_1_xst_comp - враппер для компонента модели

2. Я также посмотрел описание данного типа памяти и ВСЕХ его параметров, все настроил как мне надо.


Но при реализации проекта выдается следующая ошибка:

Код

ERROR:NgdBuild:604 - logical block 'system_memory' with type 'sysmem' could not
   be resolved. A pin name misspelling can cause this, a missing edif or ngc
   file, case mismatch between the block name and the edif or ngc file name, or
   the misspelling of a type name. Symbol 'sysmem' is not supported in target
   'spartan6'.

Как видите для того чтобы реализовать проект всеравно требуется ngc файл.. или это все надо делать как то по другому?

Дело в том что сам элемент blk_mem_gen_v6_1 это модель для симуляции и все. Единстненное что увидел в файле BLK_MEM_GEN_V6_1_comp в конце вот это:

Код

-- The following tells XST that blk_mem_gen_v6_1 is a black box which  
  -- should be generated command given by the value of this attribute
  -- Note the fully qualified SIM (JAVA class) name that forms the
  -- basis of the core

  -- xcc exclude
  ATTRIBUTE box_type : STRING;
  ATTRIBUTE generator_default : STRING;
  ATTRIBUTE box_type OF blk_mem_gen_v6_1 : COMPONENT IS "black_box";
  ATTRIBUTE generator_default OF blk_mem_gen_v6_1 : COMPONENT IS
    "generatecore com.xilinx.ip.blk_mem_gen_v6_1.blk_mem_gen_v6_1";
  -- xcc include

Может это надо как то использовать... что скажите?