Удвоитель частоты. Опции

[Allregia]

Дано: тактовая частота, 4 фиксированные (переключаемые) частоты 15, 18, 20 и 25Мгц.
Надо: получить частоту ровно вдвое выше.
Ограничение: входная частота - четкий меандр, выходная должна иметь Кзап в диапазоне не более 40-60%.
Диапазон температур - комнатный.

Есть идеи? Задержать на четверть периода и сложить XOR-ом, но как более-менее точно задержать?

P.S. На ответы со словом "PLL" - пожалуйста, не тратьте ни свое ни мое время, проходите мимо.

[ledum]

Странное условие. Чем взять любую из мириадов клок умножителей чипов типа восьминожек ICS501, ICS511, CY2303 на PLL Вы пытаетесь изобрести машину времени. Ну вот иной способ. ФНЧ со срезом 25МГц - дабы гармошки не мешали, на перемножителе каком-нибудь из AD возвести в квадрат полученный синус, через кондер подать на формирователь на инверторе с резистором в обратной связи для получения столь желанного почтимеандра удвоенной частоты.

[Allregia]

Странное условие. Чем взять любую из мириадов клок умножителей чипов типа восьминожек ICS501, ICS511, CY2303 на PLL

По поводу PLL написано выше, дискуссий не будет.

Вы пытаетесь изобрести машину времени.

Нет, я пытаюсь обойтись, если это возможно, без переделки генерирующего тактовые частоты устройства. Поскольку оно уже есть и отлично работает. Генерируемые им сигналы имеют джиттер менее 5пс, и желательно по возможности его сохранить, или не сильно испортить.

Ну вот иной способ. ФНЧ со срезом 25МГц - дабы гармошки не мешали, на перемножителе каком-нибудь из AD возвести в квадрат полученный синус, через кондер подать на формирователь на инверторе с резистором в обратной связи для получения столь желанного почтимеандра удвоенной частоты.

Это мысль, хотя и есть некоторые сомнения в стабильности скважности этого "почтимеандра" и в джиттере.

[ledum]

По поводу PLL написано выше, дискуссий не будет.



Нет, я пытаюсь обойтись, если это возможно, без переделки генерирующего тактовые частоты устройства. Поскольку оно уже есть и отлично работает. Генерируемые им сигналы имеют джиттер менее 5пс, и желательно по возможности его сохранить, или не сильно испортить.

В таком случае мне известно только два решения - ADF4350 - т.е. PLL, с внешним делителем на 8 на каком-нибудь малошумящем Хиттайте. Здесь добавочный джиттер, по идее, может быть меньше 0.5пс. Все остальные способы дадут либо джиттер гораздо больше 50пс, как выше названные Сайпресы и ИЦСы, либо полосу не более 15%. Либо DDS типа AD9951 c внутренним PLL на умножение опоры, запрограммированный на выдачу удвоенной относительно входного клока частоты - здесь уже как повезет со спурами, но чаще всего, дополнительный джиттер тоже небольшой, для его уменьшения, вместо встроенного компаратора, используют LVDS приемники с линии. Так что звыняйте, я умываю руки.

Сообщение отредактировал ledum - Jul 16 2011, 15:35