Про ПЛИС и VHDL, Некоторые вопосы Опции

[Грендайзер]

Всем доброго времени суток. Есть такой вопросик... недавно нарвался в интернете на буржуинском сайте такой кодик, его часть выглядит следующим образом:

entity DIVIDER is
port (CLK_IN : in Std_logic;
RESET : in Std_logic;
SPD :in Integer;
CLK_OUT :out Std_logic);
end;



Сначала подумал, что какая то ошибка, но потом проверил вбив подобную строчку в ксилинксовский ISE и... он это дело захавал
Никак не могу понять, как порт цифровой микросхемы, может иметь значение отличное от битового? Что это значит то? Как трактовать, что нога у плисины это integer?

[Грендайзер]

а если бы Xilinx это IP не сделал? Или по тем или иным причинам меня бы не удовлетворяла его работа (в одной статье кстати прочёл, что именно в одном из ксилинксовских ядер, работающих с плавающей запятой, существует некоторый косяк. Не проверял не знаю, но знаю, что помимо бесплатного ядра, Xilinx распространяет ещё и платное (как думаете, с каким типом данных оно работает?), отсюда вопрос: шо за дела?). И вообще, я ж не предлагаю лезть в саму микросхему и разбирать её по костачкам... но подход, мол всё уже до нас украдено, а что там да как так трава не расти, то же неправильный!!! И ещё, извините конечно, без обид, просто уже не первый раз сталкиваюсь с этим... я задал конкретный вопрос... хочу услышать конкретный ответ... а если хочется мысли на кулаки понаворачивать... так это вам к философам... им деньги платят за то, что б они ничё не делали... у них профессия такая...