Как изменить скважность, Совет нужен... Опции

[alexPec]

Всем добрый день. Задача такая: есть генератор (дифференциальный), чистый, с малым фазовым шумом. Он генерит импульсы LVDS со скважностью 50/50. Надо изменить эту скважность с пропорцией примерно 80/20. Суть такая. Генератор фронтом импульса защелкивает в УВХ АЦП входное значение сигнала, поэтому важно сохранить момент фронта импульса. Спад импульса может по времени гулять в пределах 80 +/- 10..15% периода. В устройстве есть ПЛИС, логично конечно завести генератор туда, а там встроенным PLL сформировать что нужно с любой пропорцией, но фазовый шум фронта выходных импульсов с PLL ни в какие ворота не лезет. Что посоветуют гуру?

Заранее благодарен.

[DK64]

Думаю можно ипользовать для этого IODELAYE1 (Xilinx Virtex6) или что-то подобное в других FPGA. В отличие от PLL не добавляет джиттер - для сигналов типа CLK, а только заданную калиброванную задержку. Более подробно работа описана в datasheet.