Про ПЛИС и VHDL, Некоторые вопосы Опции

[Грендайзер]

Всем доброго времени суток. Есть такой вопросик... недавно нарвался в интернете на буржуинском сайте такой кодик, его часть выглядит следующим образом:

entity DIVIDER is
port (CLK_IN : in Std_logic;
RESET : in Std_logic;
SPD :in Integer;
CLK_OUT :out Std_logic);
end;



Сначала подумал, что какая то ошибка, но потом проверил вбив подобную строчку в ксилинксовский ISE и... он это дело захавал
Никак не могу понять, как порт цифровой микросхемы, может иметь значение отличное от битового? Что это значит то? Как трактовать, что нога у плисины это integer?

[Грендайзер]

Да, спасибо, обязательно попробую получше разобраться с вашим кодом. Кстати, о даташитах... я тоже сгенерил одно ядро при помощи коргена, и тут у меня возникла проблема... Я мягко говоря не очень понимаю, как работают эти ядра (в смысле, как интерпретировать эти коды, состоящие в основном из компонентов, описание которых не понять где)... иии вопрос в следующим... как это всё хозяйство смоделировать то? Я подцеплял этот прожект моделсимом... но... он пишет, что не может найти библиотеку, которая в данном проекте используется (XilinxCoreLib), и как быть, где её взять... как понять, правильно ли мой проект работает?