STM32F103RB, то ли баг в USARTe? Опции

[kan35]

Пользую USART.
Разрешено прерывание ТОЛЬКО по флагу RXNE. Все вроде бы работает, но вот если я пытаюсь стопануть проц в какой нибудь точке (поставив точку пока прога крутится), то прога сразу останавливается, но до точки не доходит, отловил - зависает в прерывании USART.
При этом бит ORE выставлен, что в принципе можно считать нормальным в такой ситуации, но именно из за него происходит зацикливание в обработчике прерывания. Добавил холостое считывание USART1_SR и избавился от этой проблемы, но в даташите написано

An interrupt is generated on ORE flag in case of Multi Buffer
communication if the EIE bit is set.

У меня EIE не включен, однако в прерывание все равно вваливается.

Что я не учитываю? Помогите понять.

[Flexz]

Последнее предложение не осилил, вы к чему это вообще?

типовая последовательность обработки прерывания -
1. считать регистр статуса
2. обработать статус(ы) (в данном случае считать DR)
При этом ORE тоже сбросится. Это ошибка которую просто нужно обработать.

ТС видимо только читает DR, не глядя на статус, вот прерывание и виснет.

[kan35]

Последнее предложение не осилил, вы к чему это вообще?

типовая последовательность обработки прерывания -
1. считать регистр статуса
2. обработать статус(ы) (в данном случае считать DR)
При этом ORE тоже сбросится. Это ошибка которую просто нужно обработать.

ТС видимо только читает DR, не глядя на статус, вот прерывание и виснет.

ну вот я раньше просто считывал _DR, сбрасывал ...PendingBit и не было проблем. Да в принципе так то не страшно, если не допускать возникновение ORE. Но самый то вопрос в том - почему прерывание от ORE не разрешено, а оно возникает...

[ISK2010]

Но самый то вопрос в том - почему прерывание от ORE не разрешено, а оно возникает...

Смотри "Reference manual RM0008 Rev 13" стр.786 таб.196 строчка 5. Или рисунок 300.

Т.е. в твоем случае возникает не прерывание "Error interrupt", которое включается битом EIE, а прерывание "RXNE interrupt".

Вот кстати из описания регистра USART_CR1 :

Bit 5 RXNEIE: RXNE interrupt enable
This bit is set and cleared by software.
0: Interrupt is inhibited
1: A USART interrupt is generated whenever ORE=1 or RXNE=1 in the USART_SR register