Как изменить скважность, Совет нужен... Опции

[alexPec]

Всем добрый день. Задача такая: есть генератор (дифференциальный), чистый, с малым фазовым шумом. Он генерит импульсы LVDS со скважностью 50/50. Надо изменить эту скважность с пропорцией примерно 80/20. Суть такая. Генератор фронтом импульса защелкивает в УВХ АЦП входное значение сигнала, поэтому важно сохранить момент фронта импульса. Спад импульса может по времени гулять в пределах 80 +/- 10..15% периода. В устройстве есть ПЛИС, логично конечно завести генератор туда, а там встроенным PLL сформировать что нужно с любой пропорцией, но фазовый шум фронта выходных импульсов с PLL ни в какие ворота не лезет. Что посоветуют гуру?

Заранее благодарен.

[DS]

CS совершенно не обязан быть с малым джиттером. Он только по времени должен правильно выставляться относительно клока. По сему - клок заводится и на АЦП и на ПЛИС, в ПЛИСе спокойно формируется CS (стробированием по соответствующему фронту клока). Идея возиться со скважностью изначально порочна в этом случае.

[alexPec]

CS совершенно не обязан быть с малым джиттером. Он только по времени должен правильно выставляться относительно клока. По сему - клок заводится и на АЦП и на ПЛИС, в ПЛИСе спокойно формируется CS (стробированием по соответствующему фронту клока). Идея возиться со скважностью изначально порочна в этом случае.

Так выборка сигнала производится не по клоку, а по CS. А мне надо именно производить выборку через одинаковые интервалы времени, а не считывать данные с АЦП через одинаковые интервалы. Поэтому CS (а точнее спад CS) как раз обязан быть с малым джитером. А если я CS выведу из ПЛИС, я уже писал, это все погубит.

[ledum]

Так выборка сигнала производится не по клоку, а по CS.

ИМХО Вы все правильно написали. Хотя я бы поставил одногейтовый триггер с подачей чистого клока на вход С, а сброс или установка (что более для Вас удобно) с плисины после отсчета ею 14+ SCLK. Что не очень от Вашего отличается. Хотя смотря что оцифровываете. Может джиттер ПЛИС уже не столь страшен. Если там, скажем, первый Найквист при 5МГц оцифровки и 12 бит

Сообщение отредактировал ledum - Aug 5 2011, 09:41

[alexPec]

ИМХО Вы все правильно написали. Хотя я бы поставил одногейтовый триггер с подачей чистого клока на вход С, а сброс или установка (что более для Вас удобно) с плисины после отсчета ею 14+ SCLK. Что не очень от Вашего отличается. Хотя смотря что оцифровываете. Может джиттер ПЛИС уже не столь страшен. Если там, скажем, первый Найквист при 5МГц оцифровки и 12 бит

Вот то что я хотел услышать - значит направление мысли верное, спасибо. А джитер плис страшен - это демодуляция OFDM и джитер плис при оцифровке здесь сказывается так же как фазовый шум в модуляторе - соседние бины спектра склеиваются при джитере больше 50..100ps.

Под клоком я имел ввиду меандр CS, думаю и ТС об этом говорил.

Именно так!

Спасибо всем участвовашим в дискуссии, все что хотел -услышал, осталось проверить теорию на практике!