Про ПЛИС и VHDL, Некоторые вопосы Опции

[Грендайзер]

Всем доброго времени суток. Есть такой вопросик... недавно нарвался в интернете на буржуинском сайте такой кодик, его часть выглядит следующим образом:

entity DIVIDER is
port (CLK_IN : in Std_logic;
RESET : in Std_logic;
SPD :in Integer;
CLK_OUT :out Std_logic);
end;



Сначала подумал, что какая то ошибка, но потом проверил вбив подобную строчку в ксилинксовский ISE и... он это дело захавал
Никак не могу понять, как порт цифровой микросхемы, может иметь значение отличное от битового? Что это значит то? Как трактовать, что нога у плисины это integer?

[Грендайзер]

А Вы в каком классе то учитесь, если не секрет? sm.gif

Я уже отучился, везде... почти... только вот, там где я учился про плис скозали примерно следующее "ПЛИС - это хитрое устройство, принцип работы которого понять очень сложно", а вот так получилось, что пришлось с ними засесть поближе, только спросить не у кого, а в одиночку всё осмыслить быстро и правильно - эт не у всех выходит
За разъяснения, спасибо, попробую поколдовать, может что и вырулим