Про ПЛИС и VHDL, Некоторые вопосы Опции

[Грендайзер]

Всем доброго времени суток. Есть такой вопросик... недавно нарвался в интернете на буржуинском сайте такой кодик, его часть выглядит следующим образом:

entity DIVIDER is
port (CLK_IN : in Std_logic;
RESET : in Std_logic;
SPD :in Integer;
CLK_OUT :out Std_logic);
end;



Сначала подумал, что какая то ошибка, но потом проверил вбив подобную строчку в ксилинксовский ISE и... он это дело захавал
Никак не могу понять, как порт цифровой микросхемы, может иметь значение отличное от битового? Что это значит то? Как трактовать, что нога у плисины это integer?

[Грендайзер]

Спасибо. А по поводу английского так это Вы с рекомендацией позновато Уже давно читаю в основном исключительно аглицкую литературу (и действительно, английский сильно подтянулся ). Особенно помогла (на первых порах) книга FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version
Pong P. Chu, и ещё скачал книгу Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
Jean-Pierre Deschamps (не всё в ней мне понятно, в смысле самого материала, но кое что подчерпнул), эт я привёл если вдруг кому будит интересно... Что же касается нашей литературы, то после прочтения реда буржуинских книг, в груди появилось непонятное щемящее чувство, того, что в наши авторы не совсем понимают, порой, что они пишут... и как бы это помягче то... стиль написания книг нашими авторами, очень напоминает стиль иностранцев... более того, в некоторых наших книжках нашёл картинки и отрывки текста почти полностью содранные у иностранцев