реклама на сайте
подробности

 
 
> Сбоит проект
D-Luxe
сообщение Aug 24 2011, 15:57
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642



Работаю с Virtex-4FX.

Сбоит проект, причем очень интересно.

Изначально прошивка работает нормально, но после внесения изменений в программу процессора PowerPC, логика работы прошивки меняется и она перестает работать должным образом. Естественно программа воздействует как-то на прошивку, но проект начинает неправильно работать в независимой от процессора части. Как такое может быть ?

Еще другой вопрос: как нужно правильно выводить отладку на отладочные ножки ПЛИС. Просто присваиванием можно?

DEBUG1 <= slv_reg0(31);

Где DEBUG1 - выходит на верхний уровень и на этот сигнал написан констрейн. Наблюдал случаи когда после вывода на ножки сбоил проект.


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Джеймс
сообщение Aug 24 2011, 17:19
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 462
Регистрация: 20-01-06
Пользователь №: 13 399



сколько тактовых частот в проекте?
(причем не сколько "предполагалось", а сколько по отчету синтезатора или трассировщика?)
Go to the top of the page
 
+Quote Post
D-Luxe
сообщение Aug 25 2011, 15:50
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 347
Регистрация: 24-02-10
Из: Пенза
Пользователь №: 55 642



Цитата(Джеймс @ Aug 24 2011, 21:19) *
сколько тактовых частот в проекте?
(причем не сколько "предполагалось", а сколько по отчету синтезатора или трассировщика?)

Частот около 6.

Цитата(AlphaMil @ Aug 24 2011, 23:17) *
Все констрейны (в частности временные) удовлетворены?

Да!

Цитата(Andrew Su @ Aug 25 2011, 18:37) *
Добрый день.
Если у Вас DEBUG1 это пин кристалла, то конструкция
DEBUG1 <= slv_reg0(31);
в общем случае может "потребовать" от map и place&router-а определенных перестановок на кристалле.
Например, если регистр slv_reg0 расположен в одной части кристалла, а DEBUG1 - находится далеко от него, в другом банке, другом клоковом домене.
Что, в свою очередь, может изменить результирующие задержки по сигналам и, как следствие, нарушить работоспособность проекта.
Можно пользоваться ChipScope. Хотя и с ним бывают проблемы.
Удачи.

Да и пусть переставляет, констрейны же заданы.


--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
Go to the top of the page
 
+Quote Post
Джеймс
сообщение Aug 26 2011, 07:50
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 462
Регистрация: 20-01-06
Пользователь №: 13 399



Цитата(D-Luxe @ Aug 25 2011, 19:50) *
Частот около 6.

Мне нравится ваш ответ. Напоминает известный анекдот про таблицу умножения- "5,6, ну максимум 7".

А теперь по делу. Есть ли участки проекта, где шина (или одиночный сигнал), переходит с одной тактовой частоты на другую? Как это сделано?

И вообще-то... У вас случайно не такая ситуация, что "главных" частот 6, и есть еще много "вспомогательных", которые используюся тут и там чтобы что-то "подзадержать", "защелкнуть" и так далее?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th July 2025 - 03:09
Рейтинг@Mail.ru


Страница сгенерированна за 0.02163 секунд с 7
ELECTRONIX ©2004-2016