Сбоит проект Опции

[D-Luxe]

Работаю с Virtex-4FX.

Сбоит проект, причем очень интересно.

Изначально прошивка работает нормально, но после внесения изменений в программу процессора PowerPC, логика работы прошивки меняется и она перестает работать должным образом. Естественно программа воздействует как-то на прошивку, но проект начинает неправильно работать в независимой от процессора части. Как такое может быть ?

Еще другой вопрос: как нужно правильно выводить отладку на отладочные ножки ПЛИС. Просто присваиванием можно?

DEBUG1 <= slv_reg0(31);

Где DEBUG1 - выходит на верхний уровень и на этот сигнал написан констрейн. Наблюдал случаи когда после вывода на ножки сбоил проект.

[Джеймс]

сколько тактовых частот в проекте?
(причем не сколько "предполагалось", а сколько по отчету синтезатора или трассировщика?)

[D-Luxe]

сколько тактовых частот в проекте?
(причем не сколько "предполагалось", а сколько по отчету синтезатора или трассировщика?)

Частот около 6.

Все констрейны (в частности временные) удовлетворены?

Да!

Добрый день.
Если у Вас DEBUG1 это пин кристалла, то конструкция
DEBUG1 <= slv_reg0(31);
в общем случае может "потребовать" от map и place&router-а определенных перестановок на кристалле.
Например, если регистр slv_reg0 расположен в одной части кристалла, а DEBUG1 - находится далеко от него, в другом банке, другом клоковом домене.
Что, в свою очередь, может изменить результирующие задержки по сигналам и, как следствие, нарушить работоспособность проекта.
Можно пользоваться ChipScope. Хотя и с ним бывают проблемы.
Удачи.

Да и пусть переставляет, констрейны же заданы.

[VladimirB]

Частот около 6.... Да и пусть переставляет, констрейны же заданы.

И вы уверены что правильно написали констрейны для такого кол-ва тактовых частот?

Я писал и под спартаны3,6 и под виртексы 4,5,6, но с таким обилием тактовых не сталкивался .
Может их количество поресемплить слегка?