Генератор синуса на FPGA Altera Опции

[Porty]

Добрый день

Для проверки 18 ультразвуковых трактов нужен любой точный (побочные гармоники не более -110дб) генератор отсчётов синусов произвольной частоты внутри ПЛИС с периодом не кратным целому числу и степени двойки. Поэтому заранее рассчитанная таблица в памяти не пригодна. Частота дискретизации от 100кГц до 500кГц. Как проще сделать?
Теорию прямого цифрового синтеза я знаю, и примерно представляю как реализовать, но вряд ли я сделаю чистый синус сразу затратив минимум времени и хотелось бы сразу получить результат т.к. это нужно исключительно для отладки (Подставить вместо АЦП в качестве источника сигнала).

ПЛИС - Аltera Cyclon II 20k
Разрядность 16 бит целые.
Частота дискр. от 100 до 500кГц.

Какие есть готовые решения для создания такого генератора?
Или как самому быстро накидать достаточно точный генератор?
Есть готовые компоненты в Квартусе для генерации синуса или реализующую функцию синуса?

Заранее спасибо.

Сообщение отредактировал Porty - Aug 29 2011, 12:34

[Hoodwin]

Нда... Количество советов по вариантам цифровой генерации синуса скоро превысит число доказательств теоремы Пифагора

Вот самый простой способ, описан тут:
http://www.ti.com/lit/an/spra096a/spra096a.pdf, раздел A.1 на странице 16.

Для совсем ленивых описываю суть алгоритма:

y(i+1) = 2*cos(phi)*y(i) - y(i-1), где:

y(i) - последовательность целочисленных значений синусоиды
cos(phi) - отвечает за частоту, phi - это приращение фазы синусоиды за один период частоты дискретизации. phi = 2*pi*f / f0.

начальные значения y(0) и y(-1) определяют фазу и амплитуду генерируемого сигнала. Если на начальную фазу плевать, то подойдут такие значения: y(0) = 0, y(-1) = -A * sin(phi), где А - амплитуда синусоиды.

Вы можете выбрать любую разрядность, какую потянут умножители. Единственное, нужно так выбрать частоту дискретизации, чтобы ошибка от округления косинуса до ближайшего целого была не очень большой. например, для очень малого приращения фазы косинус может быть очень близок к 1, и после перевода на целочисленную арифметику ограниченной разрядности давать заметный сдвиг частоты.


Если Вам будет жалко тратить целый умножитель на каждый из 18 каналов, то Вы можете организовать конвейер и контексты на большей частоте, которые будут кормить общий умножитель. Контекст каждого канала полностью определяется тремя величинами y(i), y(i-1) и cos(phi), последняя, впрочем, константа и допускает некоторую оптимизацию.

Успехов!