адресация pci Опции

[sergey sva]

Шина PCI использует 32-разрядную адресацию портов ввода-вывода. В фазе адреса задатчик указывает точный адрес младшего из байтов, к которому осуществляется обращение. Для передачи значащих байтов будут использоваться те линии AD, которые соответствуют положению этих байтов в двойном слове. Например, если выполняется чтение байта из порта 00001012h, то в фазе адреса будет задан именно этот адрес, а сам байт будет находиться на линиях AD[23:16], чему соответствует комбинация 1011 на линиях C/BE[3:0]#.

Линии разрешения байтов C/BE# должны соответствовать двум младшим разрядам адреса порта.

Немного не понятно подскажите,
Например мастеру нужно прочитать ввод вывод, мастер устанавливает frame, на C/BE команда 0010 на AD адрес и фронт такта, в следующих тактах C/BE указывает где расположен байт на линиях AD. Но если C/Be 0000 то байт будет на ad0-ad7 . тут написано

Линии разрешения байтов C/BE# должны соответствовать двум младшим разрядам адреса порта

?

[sergey sva]

Еще вопрос , На моем ПК 5разъемов PCI, как устройство узнает в каком оно слоте если на ad0-1 всегда 0 оно же должно ответить сигналом adsel если адрес совпал?

Сообщение отредактировал sergey sva - Sep 4 2011, 11:53

[vitan]

Еще вопрос , На моем ПК 5разъемов PCI, как устройство узнает в каком оно слоте если на ad0-1 всегда 0 оно же должно ответить сигналом adsel если адрес совпал?

Не, ну нельзя же так мучить общественность... Ну почитайте же стандарт, он в открытом доступе.
1. Сигнал называеnся IDSEL, а не adsel
2. Ответить этим сигналом устройство не может, ибо это для него вход.
3. Метод генерации IDSEL может быть любым, но обычно реализуют предложенный в стандарте.
Фактически устройство может знать только логический номер слота. Физическое его расположение оно никогда не узнает. В стандарте CompactPCI, например, для этого предусмотрены пины т.н. географического адреса (для общего развития).