FPGA + 4GB DDR2, что? где? когда? Опции

[bark]

Подскажите пожалуйста с информацией о использовании памяти с FPGA.
я по этому вопросу совсем не в теме. мне поставили задачу сейчас начинаю собирать информацию и просматривать старые темы форума.
чтобы не изобретать себе пройденные грабли спрошу у вас.

Задача: прилепить 4ГБайт оперативы к Cyclone IV. память вероятно DDR2

Критерии: желательно поменьше микросхем памяти использовать, скорость надо иметь порядка 4Гбит/с или выше, можно ли этим нормально воспользоваться без Nios?
Вопросы:
1. как это оптимально сделать.
2. на какие и чьи чипы памяти смотреть.
3. как со стороны FPGA пользовать память? (корка альтеры наверняка ведь есть подходящая или в циклоне есть контроннер памяти?)
4. Подводные камни.

понимаю что большинство ответов найти можно и самому(и этим я тоже занимаюсь), но увы как говорится "на вчера".

[des00]

буковские планки 2x2GB поставить и не париться

[Serhiy_UA]

буковские планки 2x2GB поставить и не париться

Кому-то удалось реально использовать подобные SO-DIMM DDR2 в своих проектах с ПЛИС от Altera?
Мог бы кто рассказать об основных особенностях этого процесса, типа: какая была мегафункция, итоговая частота обращения, тонкости трассировки и т.п.?
Кстати, ссылка не работает...

[des00]

Кому-то удалось реально использовать подобные SO-DIMM DDR2 в своих проектах с ПЛИС от Altera?
Мог бы кто рассказать об основных особенностях этого процесса, типа: какая была мегафункция, итоговая частота обращения, тонкости трассировки и т.п.?
Кстати, ссылка не работает...

ссылка из местной сети, забыл как то что сайт снаружи томска не виден. коллеги пришивали такую память на 4 ый виртекс, все работало без сбоев на частоте в 350 МГц, если мне память не изменяет. делали на mpmc. не альтера конечно, но важен сам факт.

ЗЫ. а трассировать да, судя по плате "весело" было.

[Serhiy_UA]

... но важен сам факт.

Хорошо бы иметь такой факт для Altera...

Получается что LogiCORE IP Multi-Port Memory Controller (MPMC) (v6.03.a) только для Xilinx, а для Altera нет? http://www.xilinx.com/support/documentatio...tation/mpmc.pdf

Создается впечатление, что у Xilinx при обслуживании SDRAM дела обстоят несколько лучше, или это не так?