Как работают быстрые умножители? Опции

[BarsMonster]

Сабж.
Как сумматор с ускоренным переносом работает - в принципе понятно.
Но как умножение за 1 такт делают (32*32->32/64) - вот это не понятно.
Кто подскажет? Или покажите книжку по этой теме.

Также, для ASIC как генерируются такие схемы? Есть какие-то генераторы? Или руками, на Verilog/VHDL?

[MrYuran]

Сабж.
Как сумматор с ускоренным переносом работает - в принципе понятно.
Но как умножение за 1 такт делают (32*32->32/64) - вот это не понятно.

Ровно точно так же.
Умножитель - это каскадный сумматор. То есть комбинационное устройство. Ему такты не нужны.

[BarsMonster]

Ровно точно так же.
Умножитель - это каскадный сумматор. То есть комбинационное устройство. Ему такты не нужны.

То что такты не нужны это понятно. Не понятно как куча последовательных сложений успевает пролететь так быстро.
Понятно что можно тут соптимизировать и складывать не "в столбик, последовательно", а парралельно по парам - но все равно, log2(32) = 5 сложений должно пролететь последовательно в любом случае... Ничего другого тут нет?