Как работают быстрые умножители? Опции

[BarsMonster]

Сабж.
Как сумматор с ускоренным переносом работает - в принципе понятно.
Но как умножение за 1 такт делают (32*32->32/64) - вот это не понятно.
Кто подскажет? Или покажите книжку по этой теме.

Также, для ASIC как генерируются такие схемы? Есть какие-то генераторы? Или руками, на Verilog/VHDL?

[nikolascha]

Также, для ASIC как генерируются такие схемы? Есть какие-то генераторы? Или руками, на Verilog/VHDL?

Если вы имели в виду генерацию топологии, то у ментора для этого вроде Datapath служит.

[BarsMonster]

Если вы имели в виду генерацию топологии, то у ментора для этого вроде Datapath служит.

Я в том смысле, что если например разрабатываем DSP:
Мы просто пишем A=B*C+D и за нас все синтезируют (непонятно только как с выбором скорость<>размер), или нужно руками писать правильную реализацию умножения? Т.е. синтезируемая ли это конструкция и если да, то насколько она по дефолту эффективно реализуется?