конвейер в обратной связи, как? Опции

[_Anatoliy]

Допустим у меня есть некая структура похожая на часть БИХ фильтра(верхний рисунок).Для реализации на FPGA я хотел бы вставить в обратную связь три слоя регистров(нижний рисунок).Очевидно,что добавленные регистры повысят быстродействие схемы, но одновременно они изменят функционирование всей схемы - т.е нижний рисунок неадекватен верхнему.Как его сделать адекватным верхнему сохранив конвейер(Pipelining)?
Есть ли какая-то общая методика решения вопроса?

Эскизы прикрепленных изображений

 

[des00]

Допустим у меня есть некая структура похожая на часть БИХ фильтра(верхний рисунок).

символьная == тактовой ?

[_Anatoliy]

символьная == тактовой ?

Переклинило,Fclk = 4Fsym,работа по enable.

[des00]

Переклинило,Fclk = 4Fsym,работа по enable.

тогда в чем проблема ? у вас 4 такта между семплами, можно свободно умножить и расставить дерево сумматоров (вы это уже сделали, за 3 такта, до следующего семпла, посчитает). А если немного подумать и сделать ретайминг части фильтра с ОС, заменив задержку данных, но задержку умноженных данных, то .....

[_Anatoliy]

тогда в чем проблема ? у вас 4 такта между семплами, можно свободно умножить и расставить дерево сумматоров (вы это уже сделали, за 3 такта, до следующего семпла, посчитает). А если немного подумать и сделать ретайминг части фильтра с ОС, заменив задержку данных, но задержку умноженных данных, то .....

Спасибо!
Всё правильно,это я знаю.Просто хотелось решить задачу в общем виде,без привязки к архитектуре модема.Сейчас новый проект наклёвывается,там обработка будет идти каждый такт.Должна же быть какая-то методика решения подобных задач.

[des00]

Всё правильно,это я знаю.Просто хотелось решить задачу в общем виде,без привязки к архитектуре модема.Сейчас новый проект наклёвывается,там обработка будет идти каждый такт.Должна же быть какая-то методика решения подобных задач.

хмм, где то видел доку о том как пайплайнить БИХ фильтры с использованием look ahead техники, о даже нашел в запасниках %) но в вашем случае даже без статей можно сделать обратное звено за счет замены дерева сумматоров на цепь сумматоров и небольшим колдовством с порядком умножения

Прикрепленные файлы

 Chapter_10___Pipelined_and_Parallel_Recursive_and_Adaptive_Filters.pdf ( 437.42 килобайт ) Кол-во скачиваний: 64

 

[_Anatoliy]

хмм, где то видел доку о том как пайплайнить БИХ фильтры с использованием look ahead техники, о даже нашел в запасниках %) но в вашем случае даже без статей можно сделать обратное звено за счет замены дерева сумматоров на цепь сумматоров и небольшим колдовством с порядком умножения

Спасибо!
Пошёл курить

А пока проверил мысль по обработке между enable.Плохо работает.Я ведь для примера привёл БИХ,реально у меня два демодулятора параллельно стоят,с первого сигнал снимается на вход DFE второго,со второго сигнал снимается на вход DFE первого,всё очень мрачно.Достаточно задержки на 1 такт клока и всё валится.
Статью посмотрел - похоже не мой случай,у них больше похоже на распараллеливание...

[des00]

у меня два демодулятора параллельно стоят,с первого сигнал снимается на вход DFE второго,со второго сигнал снимается на вход DFE первого,всё очень мрачно.

а какой в этом сакральный смысл? ИМХО DFE это модификация IIR эквалайзера, для того что бы обеспечить его устойчивость и уменьшить влияние обратной связи на сигнал. Но в итоге то все равно правится ЧХ канала и учитывается многолучевое распространение.
ИМХО если вы делаете многолучевой приемник то лучше сделать пространственный эквалайзер или радиочастотный комбайнер

[_Anatoliy]

а какой в этом сакральный смысл? ИМХО DFE это модификация IIR эквалайзера, для того что бы обеспечить его устойчивость и уменьшить влияние обратной связи на сигнал. Но в итоге то все равно правится ЧХ канала и учитывается многолучевое распространение.
ИМХО если вы делаете многолучевой приемник то лучше сделать пространственный эквалайзер или радиочастотный комбайнер

А смысл в том что хочу поднять битрейт в 2 раза без расширения полосы и изменения вида модуляции
Ключевое слово - поляризация.