SPICE and FastSPICE Vendors Wiki Опции

[iteamo]

Engineers run multiple analysis simulations to answer questions about the performance of their design versus the specification that they are trying to meet or exceed:
DC (Direct Current)
AC (Alternating Current)
Transient
Monte Carlo
Sensitivity
Noise
Reliability
Harmonic balance
Periodic steady state
Optimization
ERC (Electrical Rule Check)

Here's a list of EDA vendors offering SPICE, and FastSPICE circuit simulators.



a list of EDA vendors offering SPICE, and FastSPICE circuit simulators.



Сообщение отредактировал iteamo - Sep 25 2011, 02:22

Эскизы прикрепленных изображений

 

[aht]

Может быть, проведём бенчмарк?
У кого есть хорошие схемы, которые можно прогнать на разных симуляторах?
Я бы мог провести сравнение на HSIM, NanoSim, XA.

[Myron]

Может быть, проведём бенчмарк?
У кого есть хорошие схемы, которые можно прогнать на разных симуляторах?
Я бы мог провести сравнение на HSIM, NanoSim, XA.

С Какой целью?

[cdsinit]

С Какой целью?

Определить, что лучше.
Хотя на разных схемах различные симуляторы могут вести себя по разному.
При этом желательно использовать свежие версии ПО.

У кого есть хорошие схемы, которые можно прогнать на разных симуляторах?

Можно использовать что-нибудь общедоступное, например
.../IC5141/tools/dfII/samples/tutorials/abstract/amsPLL
или из Cadence AMSKIT

[Myron]

Определить, что лучше.

"Лучше" в чем?

[aht]

"Лучше" в чем?

Лучше = точнее и/или быстрее.
Кому уж что нужнее.

Первое что стоит проверить - моделирование с дефолтными настройками (большинство людей не утруждают себя настройкой симуляторов).
Далее - попробовать распараллелирование на несколько ядер (закон Амдаля и т.п.).

Всё дело в том, что вендоры весьма неохотно идут на подобного рода бенчмарки даже между своими тулами, не говоря уж о конкурентах.

[Myron]

Лучше = точнее и/или быстрее.

Как Вы точность собираетесь проверять?
Да и вопрос праздный, так как:
– модели описывают реальные компоненты с неким разбросом, зачастую более процента (см., например, паразитные емкости и индуктивности, утечки, АЧХ, ФЧХ, переходные характеристики, и т.д. – можно продолжать до бесконечности)
– после моделирования нужно собирать макет и тестировать, чтобы посмотреть как в жизни. Иногда нужно править модели по результатам.
– Разные спайсы считают сложные случаи по разному. Например, LT Spice легко справляется с большими матрицами, имея 64 бита в словах с плавающей запятой и ни один другой Спайс, насколько мне известно, не имеет такой разрядности. Но на основе этого нельзя рекомендовать LT Spiсе в качестве основного инструмента. И таких вещей уйма.

Всё дело в том, что вендоры весьма неохотно идут на подобного рода бенчмарки даже между своими тулами, не говоря уж о конкурентах.

Да не по-этому. А потому как бессмысленная задача. За исключением дипломной работы.

[cdsinit]

Похоже, все понимают тему по своему.
Для меня, например, интересен вопрос точности/скорости быстрых SPICE-симуляторов, предназначенных
для проектирования СБИС (точнее, сложных заказных блоков).
Обычные SPICE симуляторы обеспечивают большую точность, вполне возможно, что тестировать их действительно ...

... бессмысленная задача. За исключением дипломной работы.

На больших схемах с десятками тысяч транзисторов, обычные SPICE типа HSPICE/Spectre становятся неэффективными (медленными),
требуются ускоренные симуляторы. Производители ПО идут на различные ухищрения, которые в сотни раз
ускоряют моделирование, но в итоге сильно сказываются на точности (>10%), вплоть до неработоспособности схемы.

– после моделирования нужно собирать макет и тестировать, чтобы посмотреть как в жизни. Иногда нужно править модели по результатам.

Этот пункт уместен для проекта на рассыпухе.
В случае ИС, когда макетный образец выпущен, уже поздно. Хотя модели можно подправить, если тестовые структуры заложили.

Далее - попробовать распараллелирование на несколько ядер (закон Амдаля и т.п.)

Так и не нашел multicpu в Ultrasim, HSIM, NanoSim. В XA можно, но только на высшей точности.
Похоже, что распараллеливание существует только в точных SPICE.

[Myron]

На больших схемах с десятками тысяч транзисторов, обычные SPICE типа HSPICE/Spectre становятся неэффективными (медленными),
требуются ускоренные симуляторы. Производители ПО идут на различные ухищрения, которые в сотни раз
ускоряют моделирование, но в итоге сильно сказываются на точности (>10%), вплоть до неработоспособности схемы.

Как это Вы собираетесь сравнивать разные ПО силами этого форума? И какие "различные ухищрения" Вы собираетесь тестировать?

Этот пункт уместен для проекта на рассыпухе.
В случае ИС, когда макетный образец выпущен, уже поздно. Хотя модели можно подправить, если тестовые структуры заложили.

Поэтому и существуют в реальной жизни несколько иттераций с тестированием специальных тестовых структур на кристале и с последующей правкой моделей. Процесс трудоемкий и дорогой и поэтому компании и культивируют выбранные (дорогие) САПР многие годы и смена САПРА очень болезненна и тут не до "бенчмарков".

[cdsinit]

Как это Вы собираетесь сравнивать разные ПО силами этого форума? И какие "различные ухищрения" Вы собираетесь тестировать?

Ну про то, чтобы делать это всем форумом, я не говорил. Собственно для себя я это сравнение сделал в теме про HSIM.
Про различные ухищрения написано в рекламе (Nanosim):
Intelligent partitioning and synchronization of design parallelizes computations
Combination of event- and time- based simulation delivers speed without sacrificing accuracy
Automatic topology detection and application of optimal simulation mode
...
Simulation modes ranging from PWL for digital circuits to SPICE like Analytic mode
...
Advanced RC compaction algorithm, LNS that maintains network passivity and preserves coupling capacitance providing high performance for post-layout designs

То есть разбиение схемы на разделы (partitions) и моделирование их с различной точностью, упрощенные модели транзисторов, урезание паразитных элементов и т. п.

Довольно часто эти фичи работают не совсем корректно, особенно в схемах, где есть хотя бы небольшая аналоговая часть.
На практике выглядит так: Моделируется блок памяти (на транзисторном уровне, Ultrasim) - на вход подается большой тест на тысячи тактов,
выход проверяется на наличие ошибок. Запускается на ночь. На утро результат - в одном из тактов ошибка - данные из памяти считались неправильно,
хотя в остальной части теста все нормально. Увеличение точности моделирования ошибку не устраняет. В схеме ошибки вроде нет.
Топология отправляется на завод, и после изготовления, как ни странно, работает, хотя формально по результатам теста не должна.

Поэтому и существуют в реальной жизни несколько иттераций с тестированием специальных тестовых структур на кристале и с последующей правкой моделей. Процесс трудоемкий и дорогой и поэтому компании и культивируют выбранные (дорогие) САПР многие годы и смена САПРА очень болезненна и тут не до "бенчмарков".

Стоит действительно дорого, поэтому перед покупкой желательно либо посмотреть результаты сравнения, либо самому сравнить на "доступных" версиях.
По рекламе они все самые лучшие.