|
Проект не проходит по одной частоте:
* TS_client_rx_clk0 = PERIOD TIMEGRP "clk_client_rx_clk0" 7.2 ns
Check 8.424ns
Worst Case Slack -1.224ns.
Настройки синтезатора, маппера дефолтные в EDK.
Все критические пути - передача данных между Coregen'овскими FIFO. (Т.е. при перекладывании из одного FIFO в другое, размеры FIFO - 2, 8, 64 Кбайт)
ПЛИС - Virtex 4-FX20. Заполненность кристалла - 63%.
--------------------
Нелегко оказаться на верном пути, но куда труднее его пройти.
(с) Уилл Роджерс
|
Борьба с времянками, Гуру помогите
Sep 29 2011, 16:02
