IP-core ifft - Форум разработчиков электроники ELECTRONIX.ru

реклама на сайте
подробности

Wiki

Photo

Forum

Reviews

Help (!)

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор

IP-core ifft, Altera

Опции

_Anatoliy

Oct 3 2011, 15:00

Сообщение #1

Утомлённый солнцем

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

Всем доброго времени суток.
Вопрос по Альтеровской IP-core ifft,почему-то на выходе вижу постоянную составляющую.На вход подаю что-то типа дельта-функции(все данные в нуле, по индексу 500 - константа).На картинке результат FFT от захваченных данных с выхода IFFT,видно мой сигнал с уровнем 100дБ на правильной частоте и видно что есть большой уровень на нулевой частоте.Кто нибудь сталкивался?

Эскизы прикрепленных изображений

Ответов

almost

Oct 4 2011, 06:50

Сообщение #2

Частый гость

Группа: Свой
Сообщений: 199
Регистрация: 27-05-09
Из: Москва
Пользователь №: 49 648

Синус получается достаточно корявый, странно как то.
Вечером попробую то же самое проделать в dsp билдере.

Цитата(_Anatoliy @ Oct 4 2011, 10:30)

Палка по оси Х между 0,5 и 0,6 на картинке какой уровень имеет?100дБ, это и есть наш синус.

А, сорри. Там просто не было указано, что шкала в дБ.

_Anatoliy

Oct 4 2011, 07:04

Сообщение #3

Утомлённый солнцем

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

Цитата(almost @ Oct 4 2011, 07:50)

Вечером попробую то же самое проделать в dsp билдере.

Спасибо.

А как Вы строили синус?У меня получается не очень корявый(это real):

Эскизы прикрепленных изображений

almost Просмотр профиля	Oct 4 2011, 07:33 Сообщение #4
Частый гость Группа: Свой Сообщений: 199 Регистрация: 27-05-09 Из: Москва Пользователь №: 49 648	Цитата(_Anatoliy @ Oct 4 2011, 11:04) Спасибо. А как Вы строили синус?У меня получается не очень корявый(это real): Модуль взял. А как же фазы? )