Ячейки статической памяти TSMC – площадь и потребление Опции

[Dragon-fly]

Где можно нарыть детальную информацию по предоставляемым TSMC (и, возможно, другими фабриками) компилируемым блокам памяти? Особенно волнует примерное потребление и оптимальные конфигурации блоков. Я не специалист в ASIC, - прошу заранее простить, если спрашиваю глупость.

До сих пор мне попадались лишь отдельные извлечения маркетингового характера, типа такого: “The SRAM cell size is about half that of the 65nm process technology. The high density SRAM 0.242мm2 cell is the smallest available in the 45/40nm generation.”
Где бы найти подробный первоисточник?

[cdsinit]

Можно посмотреть имеющийся ассортимент здесь: www.design-reuse.com
Характеристики описаны скудно. Для получения дополнительной информации придется связываться с разработчиком.

[Dragon-fly]

Увы, я там вообще никаких характеристик не вижу. Может подскажете хотя бы порядок величин по потреблению или цифири для каких-то частных случаев?
А вообще странно. Должен же быть где-то калькулятор, чтобы мощу считать. Для плисов и процессоров такие калькуляторы выкладывают.