I2C шина, прошивка ПЛИС Опции

[Kirill_Good]

Здравствуйте!

Есть ПЛИС Spartan 6, есть процессор и шина I2C. Не подскажите как можно организовать прошивку ПЛИС через эту шину? На плате разместил SPI flash, соединил с плис, разместил JTAG пины. Есть ли какие нибудь преобразователи из I2C в SPI для прошивки FLASH? Или вообще flash не нужна и можно обойтись процессором с его памятью?

Спасибо!

[Kirill_Good]

Спрошу в этом топике. ПЛИС Spartan 6 находится в конфигурационном режиме Slave Serial. Имеется шина SPI которая идет от процессора. Можно ли подключить MOSI пин процессора к DIN FPGA, SCLK к CCLK, остальные 2 SPI пина процессора оставить неподключенными и тем самым программировать FPGA в редиме Slave Serial? Пин DIN в режиме Master SPI это MISO, CCLK в двух режимах используется для тактирования.

Пины INIT_B и PROGRAM_B нет возможности подцепить к процессору, можно ли подождать после того как PROGRAM_B и INIT_B поднимутся в "1" некоторое время и затем посылать данные по SPI в режиме Slave Serial? Есть ли там какое то ограничение по времени(между фронтом INIT_B и линией в прикрепленном файле)? В документации так и не нашел.

Спасибо!

Сообщение отредактировал Kirill_Good - Oct 19 2011, 12:37

Эскизы прикрепленных изображений

 

[aaarrr]

Можно ли подключить MOSI пин процессора к DIN FPGA, SCLK к CCLK, остальные 2 SPI пина процессора оставить неподключенными и тем самым программировать FPGA в редиме Slave Serial?

Можно.

Пины INIT_B и PROGRAM_B нет возможности подцепить к процессору, можно ли подождать после того как PROGRAM_B и INIT_B поднимутся в "1" некоторое время и затем посылать данные по SPI в режиме Slave Serial?

Можно, только что будете делать, если FPGA вдруг не загрузится?

Вроде объяснил, чтобы обойтись без телепатов)

Не совсем. I2C протянута между процессором и ПЛИС, или как?

[Kirill_Good]

Спасибо за ответ!

I2C идет от процессора к Bridge I2C<->SPI. Сейчас обнаружил, что на мосту есть несколько GPIO, не подскажите, какие пины туда стоит подтянуть как минимум? PROGRAM_B, INIT_B, DONE? То есть временного ограничения по загрузке данных так такового там нет после того как INIT_B сбросится?

[aaarrr]

Сейчас обнаружил, что на мосту есть несколько GPIO, не подскажите, какие пины туда стоит подтянуть как минимум? PROGRAM_B, INIT_B, DONE?

Вы перечислили как раз необходимый и достаточный минимум.

То есть временного ограничения по загрузке данных так такового там нет после того как INIT_B сбросится?

Насколько мне известно, такого ограничения нет.

Как я понял, выбрана такая конфигурация загрузки: процессор->I2C->мост->SPI->FPGA. Работать будет, только время загрузки может быть очень велико, особенно если спартан "толстый".

[Kirill_Good]

Вы перечислили как раз необходимый и достаточный минимум.


Насколько мне известно, такого ограничения нет.

Как я понял, выбрана такая конфигурация загрузки: процессор->I2C->мост->SPI->FPGA. Работать будет, только время загрузки может быть очень велико, особенно если спартан "толстый".

Спасибо ещё раз за ответ!