|
Назначение пинов диф паре., Stratix IV, Quartus 11 |
|
|
|
 |
Ответов
|
Oct 19 2011, 06:28
|
Местный
  
Группа: Свой
Сообщений: 375
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792

|
Цитата(DuHast @ Oct 18 2011, 20:27)  Может кто-нибудь уже сталкивался с подобной проблемой? Вроде уже обсуждалось. Поставьте назначение только для одного выводя из диф пары. Так работает  mem_clk Bidir PIN_J4 6A B6A_N0 Differential 1.8-V SSTL Class I mem_clk_n Bidir PIN_J3 6A B6A_N0 Differential 1.8-V SSTL Class I
--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
|
|
|
|
|
Oct 19 2011, 10:39
|

Местный
  
Группа: Свой
Сообщений: 314
Регистрация: 13-07-06
Из: Москва
Пользователь №: 18 797

|
Цитата(warrior-2001 @ Oct 19 2011, 10:28)  Вроде уже обсуждалось. Обсуждалось? помню только вот найти не смог. Цитата(warrior-2001 @ Oct 19 2011, 10:28)  Поставьте назначение только для одного выводя из диф пары. Если я убираю все назначения для Bank0_CKn, то квартус создаёт Bank0_CK(n). Тогда Bank0_CKn остаётся без пары и пина, а мне на него сигнал mem_ck_n завести надо.
|
|
|
|
|
Oct 20 2011, 09:57
|
Местный
  
Группа: Свой
Сообщений: 375
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792

|
Цитата(DuHast @ Oct 19 2011, 14:39)  Если я убираю все назначения для Bank0_CKn, то квартус создаёт Bank0_CK(n). Тогда Bank0_CKn остаётся без пары и пина, а мне на него сигнал mem_ck_n завести надо. Я вроде указал как правильно. У вас есть два сигнала, и вы упорно их хотите раскидать на 4. зачастую второй вывод дифпары квартус назначает самостоятельно.
--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
|
|
|
|
|
Oct 20 2011, 10:23
|
Профессионал
    
Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082

|
Цитата(warrior-2001 @ Oct 20 2011, 13:57)  У вас есть два сигнала, и вы упорно их хотите раскидать на 4. зачастую второй вывод дифпары квартус назначает самостоятельно. Подтверждаю. Это уже много раз обсуждалось. Определяю пин прям в коде так: Код input sys_clk/* synthesis chip_pin = "v7" */ /* synthesis altera_attribute="-name io_standard lvds" */; Фиттер выдает Код Warning: Pin "sys_clk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "sys_clk(n)" При этом хоть в отчетах хоть на чиппланере дифпара подключена правильно, ну и работает тоже правильно.
|
|
|
|
|
Oct 21 2011, 16:25
|

Местный
  
Группа: Свой
Сообщений: 314
Регистрация: 13-07-06
Из: Москва
Пользователь №: 18 797

|
Цитата(bogaev_roman @ Oct 20 2011, 14:23)  pin "sys_clk(n)" При этом хоть в отчетах хоть на чиппланере дифпара подключена правильно, ну и работает тоже правильно. Ага, только вот в проекте вы этот пин использовать не сможете sys_clk(n), а мне его надо на вход мегафункции подать вместе с sys_clk. Ладно, проехали. Проблему решил. Глюк IP core UniPhy был. Если кому интерестно, напишу.
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|