Доброго времени суток!
Приходится использовать CPLD MAX II, которая не поддерживает i/o стандарт PCI, но поддерживает, естественно 3.3V LVCMOS/LVTTL.
Вопрос в следующем - как с минимальными усилиями согласовать эти уровни (какие внешние компоненты необходимо использовать)?
|