Как PCB Editor учитывает package delay?, Задержка от кристалла до вывода микросхемы Опции

[Ant_m]

Требуется сделать трассировку DDR3, для чего необходимо учесть задержки распространения сигналов внутри корпуса микросхемы - FPGA.
Для FPGA имеется IBIS модель и модель корпуса (package IBIS).

Может ли PCB Editor расчитывать задержку используя для этого package IBIS модель, или нужно задавать PIN_DELAY? И нужно ли ставить галку в Constrain manager, если используется IBIS модель?

Доки читал, но внятного ответа не нашел...

[Uree]

Вписывайте PIN_DELAY, эта галочка как раз их и включает в проверку длин.

[Ant_m]

Вписывайте PIN_DELAY, эта галочка как раз их и включает в проверку длин.

Для FPGA, допустим, я смогу вписать эти значения. А для памяти DDR3 откуда их брать? В то, что у памяти длинна проводков от кристалла до выводов одинакова мне не верится...

Еще смущает вот что, Virtex 6 UG406 p.125:

The trace lengths described here are for high-speed operation and can be relaxed
depending on the target bandwidth requirements of the application. The package delay
should be included when determining the effective trace length. The most accurate and
recommended method for determining the delay is to use the L and C values for each pin
from the IBIS models. The delay value is determined as the square root of (L × C).
Alternatively, a less accurate method is to use the PARTGen utility.

The PARTGen utility generates a PKG file that contains the package trace length in microns
(μm) for every pin of the device under consideration.