Разработка УГО на МК с реконфигурируемыми пинами Опции

[Goofy]

Разрабатываю устройство на базе iMX53, у которого 30% ножек могут конфигурироваться под различные выводы внутренней периферии.
Для гармонии с собой и внешним миром хочется группировать выводы периферии в УГО по назначению: SPI с SPI, UARTы c UARTами и т.д.

Изначально все пины в документации однозначно обозваны и в первой итерации рисования УГО уже распределены.

В реальном дизайне далеко не факт что конкретный модуль (пусть будет I2C) будет использоваться, при этом как его пин SDA будут задействованы на, например, UARTе TX. А UART RX, допустим, подключается к пину с дефолтной принадлежностью к пину шины адреса модуля внешней памяти (EMI).
Если ничего не предпринимать, то получим размазанную по куче листов схему подключения UARTа. Абсолютно не читаемо.

Конечно же можно цеплять название цепи, писать коментарии и т.д.
В идеале хотелось бы прорисовать дублированные пины, но уже с желаемым названием и подписью номера конфигурации пина, пример - UART0_RX (alt3).
В реальности имеем дело с дублированными десигнаторами, причитанием компилятора и не рабочим экспортом схематика в пцб.

Есть соображения как обойти ситуацию? Можно бы иметь виртуальные дополнительные пины в схематике, не ссылающиеся на футпринт, но совмещённые в одну цепь с пинами оригинальными. Однако это возможно только если совмещаемый пин скрыть.

[Владимир]

Это так. но красиво работает при малом числе выводов и гейтов.
У автора топика у микросхемы выводов не меряно, число гейтов за десяток вылезает, а уж число видов--гейтов уму не постижимо.
Соответственно за всеми видами не уследить
Объем библиотечного компонента поднимается до невероятного размера, а в схеме еще и умнажается на число гейтов

и так остается лучший выход :

печалит то, что процесс итерационный и то самое УГО придётся править по мере оптимизации трассировки, меняя конечную конфигурацию пинов: один пин выдернуть откуда-то, другой куда-то вернуть.