Как PCB Editor учитывает package delay?, Задержка от кристалла до вывода микросхемы Опции

[Ant_m]

Требуется сделать трассировку DDR3, для чего необходимо учесть задержки распространения сигналов внутри корпуса микросхемы - FPGA.
Для FPGA имеется IBIS модель и модель корпуса (package IBIS).

Может ли PCB Editor расчитывать задержку используя для этого package IBIS модель, или нужно задавать PIN_DELAY? И нужно ли ставить галку в Constrain manager, если используется IBIS модель?

Доки читал, но внятного ответа не нашел...

[Hoodwin]

1) Ну, не надо путать data rate и тактовую частоту. Я говорил про частоту, а она вдвое меньше.
2) Так это верно для связи DDR3 - <какой-нибудь новый чипсет от Intel> или DDR3 - <какой-нибудь новый процессор>.
А автор начал тему, упомянув DDR3 в контексте FPGA. А там таких частот сроду не было!
Вот, например, общие сведения для Альтеры по всем семействам.
Как раз что-то порядка 500 МГц на сегодня и есть. Обещают ближе к 1ГГц для новых стратиксов 5, но это когда будет то...

Я вот подключал DDR2 к Cyclone III, для скорости порядка 200/400. Работает, хотя я не заморачивался с выравниваниями длин. Специально их не портил, конечно, но разброс где-то в 10-15 мм там есть.