Как PCB Editor учитывает package delay?, Задержка от кристалла до вывода микросхемы Опции

[Ant_m]

Требуется сделать трассировку DDR3, для чего необходимо учесть задержки распространения сигналов внутри корпуса микросхемы - FPGA.
Для FPGA имеется IBIS модель и модель корпуса (package IBIS).

Может ли PCB Editor расчитывать задержку используя для этого package IBIS модель, или нужно задавать PIN_DELAY? И нужно ли ставить галку в Constrain manager, если используется IBIS модель?

Доки читал, но внятного ответа не нашел...

[Hoodwin]

Так вроде 7 семейство у Xilinx не вышло еще. Я вот жду Kintex-7 или Artix-7, а то пока не к чему Hyperlink от TI цеплять. А TI-то вообще разошлись - 4 пары по 12.5 Gbps каждая, в сумме один линк на 50 Gbps. Альтеры отпали сами собой... Но Kintex существует пока только в видеороликах и общих проспектах... Во всяком случае заказать девборду с ним что-то не получилось...

[Ant_m]

Так вроде 7 семейство у Xilinx не вышло еще.

Свежие новости с полей: Virtex-7 начали отгружать

По теме: У меня в проекте память 1333МТ.
В документе от micron обсчитывается память меньшей частоты(1066) если точность выравнивания трасс 15пс, то запас получается равным 33пс. (20 стр.) У виртекса длинна большей части соединений колеблется от 4 до 10мм. А 33пс это примерно 5мм. Если не учитывать соединения от кристалла до корпуса, то все выравнивания на плате идут лесом...

Соблюдать эти рекомендации или нет, это ваше дело. Но тогда не нужно удивляться что "что-то работает не так".