Как PCB Editor учитывает package delay?, Задержка от кристалла до вывода микросхемы Опции

[Ant_m]

Требуется сделать трассировку DDR3, для чего необходимо учесть задержки распространения сигналов внутри корпуса микросхемы - FPGA.
Для FPGA имеется IBIS модель и модель корпуса (package IBIS).

Может ли PCB Editor расчитывать задержку используя для этого package IBIS модель, или нужно задавать PIN_DELAY? И нужно ли ставить галку в Constrain manager, если используется IBIS модель?

Доки читал, но внятного ответа не нашел...

[Hoodwin]

Не, совсем как раз наоборот! Без DIMM трассы гораздо короче, в связи с чем не нужен весь этот огород с терминаторами и выравниванием. И это не шутка. Вон у TI стоят 5 корпусов DDR3 800/1600, и все работает без всяких терминаторов (см. картинку: зеленоватый цвет - это слой top, голубоватый - внутренний). И вообще, скорость 1333MT- это 666 МГц, что соответствует длине волны на текстолите около 23 см. На картинке длина линии данных получается порядка 925 мил, то есть 23 мм - в 10 раз меньше! То есть, это еще далеко не длинная линия, для которой верны рассуждения о волновом сопротивлении, скорости распространения волны и т.п. Не говоря уже о том, что у нее вообще есть какие-нибудь однородные параметры вроде распределенной индуктивности и емкости. На самом деле все определяется емкостью этой линии, которая в основном состоит из емкости с общим слоем нуля, и еще кучей паразитных емкостей со всеми соседними трассами, которые местами идут так же близко как и слой нуля.

Сообщение отредактировал Hoodwin - Oct 27 2011, 13:48

Эскизы прикрепленных изображений