Как PCB Editor учитывает package delay?, Задержка от кристалла до вывода микросхемы Опции

[Ant_m]

Требуется сделать трассировку DDR3, для чего необходимо учесть задержки распространения сигналов внутри корпуса микросхемы - FPGA.
Для FPGA имеется IBIS модель и модель корпуса (package IBIS).

Может ли PCB Editor расчитывать задержку используя для этого package IBIS модель, или нужно задавать PIN_DELAY? И нужно ли ставить галку в Constrain manager, если используется IBIS модель?

Доки читал, но внятного ответа не нашел...

[Hoodwin]

Коллеги, я нигде не писал, что не надо учитывать фронт. Ясно, что фронт короче, чем вся волна, оценка была лишь для того дана, чтобы показать, что это еще не длинная линия. Вот возьмите камешек и киньте в воду, в появившиеся круги оформятся в волну только где-то после пары длин этой волны. А вблизи источника это по другому выглядит. Понятно, что формализм длинной линии удобен, потому что позволяет перейти от расчету емкостей проводников к простому расчету длин линий, но это идеализация, и об этом не стоит забывать.

Я не хочу, чтобы дискуссия сильно ушла от исходной темы. К сожалению, пока нет времени более подробно расписать по поводу терминаторов. Поэтому постараюсь более кратко и по существу. Вот смотрите. Для 1333МТ половина периода тактовой частоты - это 750 пс. Предположим, что окно данных - это всего треть этого интервала (на самом деле, я думаю, при боле высоких гармониках и больше), то есть окно данных - 250..400 пс. Автор начал тему с того, что хочет учитывать задержки в проводниках корпусов, разброс которых пока оценил в 30 пс. То есть, это примерно на порядок меньше, чем окно данных. При этом автор не озвучил, на что он "разбазарил" остальные 90% бюджета окна данных. Вот поэтому я считаю, что если нет четкого понимания, на что потрачены 90% бюджета, то экономия на 10% - это ловля блох.