Как PCB Editor учитывает package delay?, Задержка от кристалла до вывода микросхемы Опции

[Ant_m]

Требуется сделать трассировку DDR3, для чего необходимо учесть задержки распространения сигналов внутри корпуса микросхемы - FPGA.
Для FPGA имеется IBIS модель и модель корпуса (package IBIS).

Может ли PCB Editor расчитывать задержку используя для этого package IBIS модель, или нужно задавать PIN_DELAY? И нужно ли ставить галку в Constrain manager, если используется IBIS модель?

Доки читал, но внятного ответа не нашел...

[Hoodwin]

Так это, там ключевое слово - UDIMM - в названии. Это не то же самое, что и отдельные корпуса борт в борт с ПЛИС.

Добавление:
Кстати, если Вы заметили, в этой табличке понятие total skew состоит из трех слагаемых, два из которых составляют 80% от суммы, и называются memory controller skew, то есть взяты в расчет с некоего потолка, описывают некоторый среднестатистический контроллер, а вовсе не тот конкретный, что стоит у Вас в ПЛИС. И в итоге в общем бюджете все согласования длин как таковые составляют 15 пс из 450, то есть 3%. А если еще вернуться к собственно обозначенной теме - задержке от кристалла до вывода микросхемы, то из 15 пс придется вычесть те 10, которые относятся к трассам на плате. И в итоге останется та самая блоха - 1%, о котором я говорю. Все учебники по оптимизации гласят, что если берешься что-то оптимизировать, то ищи сначала те факторы, которые дают наибольший вклад в явление.

Сообщение отредактировал Hoodwin - Oct 28 2011, 19:57